CN211296165U - 一种cmos工艺过温保护结构 - Google Patents
一种cmos工艺过温保护结构 Download PDFInfo
- Publication number
- CN211296165U CN211296165U CN201922281295.5U CN201922281295U CN211296165U CN 211296165 U CN211296165 U CN 211296165U CN 201922281295 U CN201922281295 U CN 201922281295U CN 211296165 U CN211296165 U CN 211296165U
- Authority
- CN
- China
- Prior art keywords
- transistor
- mirror
- source
- stage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
本实用新型涉及一种CMOS工艺过温保护结构，包括：第一级电流镜其包括参考电流源，第一级电流镜用于产生第一级镜像电流；第二级电流镜，以所述第一级镜像电流作为参考电流并产生第二镜像电流；热敏三极管第一端与所述第二级电流镜的镜像晶体管的输出端连接，热敏三极管的第二端接地；所述第一级电流镜和第二级电流镜的镜像晶体管漏极连接，同时连接反相器；上述方案简单易于集成并且能够实现过问保护的指示功能。
Description
技术领域
本实用新型属于微电子领域，特别涉及一种传感器电路的改进。
背景技术
随着半导体技术的发展，集成电路的集成度越来越高，使得集成电路内部温度可能过高而引起器件的损坏。为了提高集成电路的稳定性不易损坏，需要对其施加过温保护。为了防止集成电路内部晶体管由于温度过高而引起损坏，需要设计专门的过温保护电路。当集成电路内部温度超过一个阈值时，过温保护电路开始工作可以输出一个报警信号显示温度过高，或者直接控制切断芯片电源，从而达到了保护芯片的作用。
目前常见的过温保护电路一般使用了运算放大器并且需要提供基准电压输入，电路结构比较复杂，使得在芯片内部不易于集成与结构设计。
发明内容
本实用新型使用多级电流镜，结合热敏三极管实现过温指示的功能。
所述多级电流镜包括第一级电流镜和第二级电流镜，所述第一级电流镜其包括参考电流源，第一级电流镜用于产生第一级镜像电流；
第二级电流镜，以所述第一级镜像电流作为参考电流并产生第二镜像电流；
热敏三极管第一端与所述第二级电流镜的镜像晶体管的输出端连接，热敏三极管的第二端接地；
所述第一级电流镜和第二级电流镜的镜像晶体管漏极连接，同时连接反相器。
使用多级电流镜映射恒定电流,所述第一级电流镜的电流映射到和第二级电流镜，所述第二级电流电流镜提供恒定电流，出现过温时所述三极管的PN 结电阻降低，使得在恒流的情况下所述反相器的输入端的电压降低。电压降低导致，导致所述反相器输出过温指示。
所述过温指示通过电平跳变来表示，在反相器的输出端可连接MCU的输入端，MCU通过执行一定的动作发出过温指示报警。
在优选的方案中，所述第一级电流镜包括参考电流源，以及与所述参考电流源连接的第一晶体管，所述参考电流源第二端接地，所述电流源的第一端连接第一晶体管的漏极；第一晶体管、第二晶体管和第三晶体管的栅极连接；所述第一晶体管第二晶体管和第三晶体管的源极连接电源。
在优选的方案中，所述第二级电流镜包括源晶体管和镜像晶体管，所述源晶体管的栅极与镜像晶体管的栅极连接；所述源晶体管的漏极与所述第一级电流镜的第二晶体管的漏极连接，同时源晶体管的漏极与其自身栅极连接；所述源晶体管的源极通过电阻接地；所述镜像晶体管的漏极连接所述第三晶体管的漏极，同时镜像晶体管的漏极连接反相器。
在优选的方案中，所述镜像晶体管的源极连接热敏三极管，所述热敏三极管的发射极与所述镜像晶体管的源极连接；所述热敏三极管的基极接地，所述发射极的发射结为PN结。
在优选的方案中，所述反相器的输出端作为过温保护信号输出端口。
在优选的方案中，所述第二级电流镜的源晶体管和镜像晶体管为NMOS 管。
在优选的方案中，所述第一晶体管、第二晶体管和第三晶体管为PMOS 管。
附图说明
图1为一种CMOS工艺过温保护结构电路结构示意图。
具体实施方式
参照图1，本发明使用第一级电流镜M1和第二级电流镜M2产生恒定电流并将所述恒定电流流过热敏三极管Q6。
所述第一级电流镜M1其包括参考电流源第一晶体管Q1、第二晶体管Q2和第三晶体管Q3，这三个晶体管管均为PMOS管，第一级电流镜M1用于产生第一级镜像电流；所述第一晶体管Q1的漏极与电流源l1的第一端连接，所述第一晶体管Q1的源极与电源VCC连接，所述电流源VCC的第二端接地。所述第一晶体管Q1和第二晶体管Q2以及第三晶体管Q3的栅极连接，使得经过所述第二晶体管Q2和第三晶体管Q3的电流相等，产生镜像电流效应。
所述第二晶体管Q2和第三晶体管Q3的源极连接电源VCC，所述第二晶体管Q2和第三晶体管Q3的输出电流为l1。
所述第二级电流镜M2，以所述第一级镜像M1电流作为参考电流并产生第二镜像电流。具体而言，第二级电流镜M2包括源晶体管Q4和镜像晶体管Q5，这两个晶体管都是NMOS晶体管，所述源晶体管Q4和镜像晶体管Q5的栅极连接，同时源晶体管Q4的漏极与栅极连接，源晶体管Q4的源极通过电阻R接地。
第二级电流镜M2的源晶体管漏极Q4与第一级电流镜M1的第二晶体管Q2 的漏极连接，第二级电流镜M2的镜像晶体管的漏极与第一级电流镜M1的第三晶体管Q3的漏极连接。在所述镜像晶体管与第三晶体管Q3的漏极连接节点上同时连接反相器。
所述热敏三极管Q6第一端与所述第二级电流镜M2的镜像晶体管Q5的输出端连接，热敏三极管Q6的第二端接地；所述第一级电流镜M1和第二级电流镜M2的镜像晶体管漏极连接(第一级电流镜的镜像晶体管为第三晶体管 Q3)，同时连接反相器UA1。所述第二级电流镜的镜像晶体管Q6的源极连接热敏三极管Q6，所述热敏三极管Q6的发射极与所述镜像晶体管Q5的源极连接；所述热敏三极管Q6的基极接地，所述发射极的发射结为PN结。
过温保护电路工作原理如下：电流源l1通过第一级电流镜M1将电流映射到第二级电流镜M2，热敏三极管Q6集电极悬空，仅将发射结正向接入到地。由于热敏三极管发射结是个PN结，其电阻对温度敏感，当温度升高时，其阻值变低，由于其电流恒定所以镜像晶体管Q5漏极电压降低，当温度升高到所需保护的温度，此时镜像晶体管Q5漏极电压降至最低控制反相器反转，输出为一个控制信号Vo，该信号可用于过温警示信号或者直接控制芯片电源关断来达到过温保护目的。
Claims (7)
1.一种CMOS工艺过温保护结构，其特征在于，包括：
第一级电流镜其包括参考电流源，第一级电流镜用于产生第一级镜像电流；
第二级电流镜，以所述第一级镜像电流作为参考电流并产生第二镜像电流；
热敏三极管第一端与所述第二级电流镜的镜像晶体管的输出端连接，热敏三极管的第二端接地；所述第一级电流镜和第二级电流镜的镜像晶体管漏极连接，同时连接反相器。
2.如权利要求1所述的一种CMOS工艺过温保护结构，其特征在于，所述第一级电流镜包括参考电流源，以及与所述参考电流源连接的第一晶体管，所述参考电流源第二端接地，所述电流源的第一端连接第一晶体管的漏极；第一晶体管、第二晶体管和第三晶体管的栅极连接；所述第一晶体管第二晶体管和第三晶体管的源极连接电源。
3.如权利要求2所述的一种CMOS工艺过温保护结构，其特征在于，所述第二级电流镜包括源晶体管和镜像晶体管，所述源晶体管的栅极与镜像晶体管的栅极连接；所述源晶体管的漏极与所述第一级电流镜的第二晶体管的漏极连接，同时源晶体管的漏极与其自身栅极连接；所述源晶体管的源极通过电阻接地；所述镜像晶体管的漏极连接所述第三晶体管的漏极，同时镜像晶体管的漏极连接反相器。
4.如权利要求3所述的一种CMOS工艺过温保护结构，其特征在于，所述镜像晶体管的源极连接热敏三极管，所述热敏三极管的发射极与所述镜像晶体管的源极连接；所述热敏三极管的基极接地，所述发射极的发射结为PN结。
5.如权利要求3所述的一种CMOS工艺过温保护结构，其特征在于，所述反相器的输出端作为过温保护信号输出端口。
6.如权利要求3所述的一种CMOS工艺过温保护结构，其特征在于，所述第二级电流镜的源晶体管和镜像晶体管为NMOS管。
7.如权利要求2所述的一种CMOS工艺过温保护结构，其特征在于，所述第一晶体管、第二晶体管和第三晶体管为PMOS管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201922281295.5U CN211296165U (zh) | 2019-12-18 | 2019-12-18 | 一种cmos工艺过温保护结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201922281295.5U CN211296165U (zh) | 2019-12-18 | 2019-12-18 | 一种cmos工艺过温保护结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN211296165U true CN211296165U (zh) | 2020-08-18 |
Family
ID=72038317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201922281295.5U Active CN211296165U (zh) | 2019-12-18 | 2019-12-18 | 一种cmos工艺过温保护结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN211296165U (zh) |
-
2019
- 2019-12-18 CN CN201922281295.5U patent/CN211296165U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101375499A (zh) | 电流镜像电路 | |
| CN105867511B (zh) | 一种分段温度补偿电路 | |
| CN104993454A (zh) | 过温保护电路 | |
| CN102709883B (zh) | 一种开关电源的欠压保护电路 | |
| JP4836599B2 (ja) | ボルテージレギュレータ | |
| CN205509647U (zh) | 一种开关控制装置 | |
| WO2022057026A1 (zh) | 一种内部电源产生电路 | |
| CN211296165U (zh) | 一种cmos工艺过温保护结构 | |
| CN106300248B (zh) | 一种电流控制方式的欠压保护电路 | |
| US11703526B2 (en) | Power failure detection circuit | |
| US8971005B2 (en) | Over temperature protection circuit | |
| US20090085649A1 (en) | Negative Output Regulator Circuit and Electrical Apparatus Using Same | |
| JP3729819B2 (ja) | パワー素子用保護回路及びこれを備えた半導体装置 | |
| TWI483502B (zh) | 過溫度保護電路 | |
| CN211044059U (zh) | 一种新型cmos工艺过流保护结构 | |
| JP3834673B2 (ja) | 電源レギュレータ回路 | |
| JPH02191012A (ja) | 電圧発生回路 | |
| JP2003298400A (ja) | 半導体回路、及び、フォトカップラー | |
| CN212846535U (zh) | 过温保护电路 | |
| CN113758589B (zh) | 一种温度检测电路、芯片及温度检测方法 | |
| JP3644156B2 (ja) | 電流制限回路 | |
| CN220139420U (zh) | 一种内置负温度系数温度传感电路的栅极驱动芯片 | |
| CN218525041U (zh) | 过温检测电路、线性稳压器、芯片以及电子设备 | |
| CN219592110U (zh) | 一种有源天线供电保护及诊断电路 | |
| CN113131885B (zh) | 一种输出级电路和ab类放大器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |