CN211266871U - 频率合成器 - Google Patents
频率合成器 Download PDFInfo
- Publication number
- CN211266871U CN211266871U CN201922163295.5U CN201922163295U CN211266871U CN 211266871 U CN211266871 U CN 211266871U CN 201922163295 U CN201922163295 U CN 201922163295U CN 211266871 U CN211266871 U CN 211266871U
- Authority
- CN
- China
- Prior art keywords
- frequency
- filter capacitor
- frequency synthesis
- circuits
- synthesis circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Transmitters (AREA)
Abstract
本申请涉及一种频率合成器,包括:频率合成电路;频率合成电路的数量为至少两个;射频滤波器;射频滤波器的数量与频率合成电路的数量相同;各射频滤波器与各频率合成电路一一对应连接;功分器;功分器分别连接各射频滤波器;还包括:连接功分器的晶振,以及分别连接各频率合成电路的控制芯片。本申请可从传导途径上增加频率合成电路输入端的滤波和隔离,降低各频率合成电路的相关性,进而降低互调产物输出的幅度,并改善频率合成器的近端杂散指标。
Description
技术领域
本申请涉及通信技术领域,特别是涉及一种频率合成器。
背景技术
随着通信技术的发展,出现了乒乓环频率合成器,乒乓环频率合成器包括晶振、FPGA(Field Programmable Gate Array,现场可编程逻辑门阵列)、电源设备、第一频率合成电路和第二频率合成电路。输入至两个频率合成电路的信号包括晶振输出的参考时钟信号,电源单元输出的电源信号,以及FPGA输出的使能信号(LE)、时钟信号(CLK)和数据信号(DATA)。其中,第一频率合成电路输出的射频信号的频率为F1,第二频率合成电路输出的射频信号的频率为F2,通过射频开关选择从第一频率合成电路或者第二频率合成电路中进行输出。
在图1所示出的乒乓环频率合成器中,换频时间是频率合成器的关键参数。当第一频率合成电路工作在当前工作频点时,射频开关选择第一频率合成电路进行输出,此时第二频率合成电路处于换频状态,以切换到下一工作频点。当第二频率合成电路的下一工作频点时间来临时,射频开关选择第二射频电路进行输出,此时第一频率合成电路处于换频状态,以切换到下一工作频点。通过射频开关切换第一频率合成电路和第二频率合成电路的导通状态,乒乓环频率合成器的频率切换时间为射频开关的切换时间,从而允许单个频率合成电路的频率切换时间作为整个跳频周期,大大降低单个频率合成电路的设计难度。
乒乓环频率合成器通过对两个相同的频率合成电路进行控制,从而降低了频率切换时间。如图1所示,当第一频率合成电路的输出频率,与第二频率合成电路的输出频率间隔大于环路带宽时,二者产生的互调产物可以被环路滤波器滤除。
然而,在实现过程中,发明人发现传统技术中至少存在如下问题:目前的频率合成器在两个频率合成电路的输出频率间隔小于环路带宽时,将会产生明显的互调,导致近端杂散指标差的问题。
实用新型内容
基于此,有必要针对上述技术问题,提供一种能够降低互调产物输出幅度的频率合成器。
为了实现上述目的,本申请实施例提供了一种频率合成器,包括:
频率合成电路;频率合成电路的数量为至少两个;
射频滤波器;各射频滤波器的数量与各频率合成电路的数量相同;射频滤波器与频率合成电路一一对应连接;
功分器;功分器分别连接各射频滤波器;
还包括:连接功分器的晶振,以及分别连接各频率合成电路的控制芯片。
在其中一个实施例中,还包括电源设备和稳压器;稳压器的数量与频率合成电路的数量相同;
电源设备分别连接各稳压器的一端;
各稳压器的另一端与各频率合成电路的电源输入端分别一一对应连接。
在其中一个实施例中,还包括第一高频滤波电容;第一高频滤波电容的数量与频率合成电路的数量相同;
各第一高频滤波电容的一端与各稳压器的另一端分别一一对应连接,各第一高频电容的另一端接地。
在其中一个实施例中,还包括射频放大器和射频开关;射频放大器的数量与频率合成电路的数量相同;
各射频放大器的输入端与各频率合成电路的输出端分别一一对应连接;射频开关分别连接各射频放大器的输出端。
在其中一个实施例中,还包括屏蔽罩;屏蔽罩的数量与频率合成电路的数量相同;
各屏蔽罩与各频率合成电路一一对应设置;频率合成电路和连接频率合成电路的射频放大器均设置在屏蔽罩内。
在其中一个实施例中,还包括第二高频滤波电容;第二高频滤波电容的数量与频率合成电路的数量对应;
各第二高频滤波电容的一端与各频率合成电路的控制信号输入端分别一一对应连接,另一端接地。
在其中一个实施例中,第二高频滤波电容包括使能滤波电容;使能滤波电容的数量与频率合成电路的数量相同;
各使能滤波电容的一端与各频率合成电路的使能输入端分别一一对应连接,另一端接地。
在其中一个实施例中,第二高频滤波电容包括时钟滤波电容;时钟滤波电容的数量与频率合成电路的数量相同;
各时钟滤波电容的一端与各频率合成电路的时钟输入端分别一一对应连接,另一端接地。
在其中一个实施例中,第二高频滤波电容包括数据滤波电容;数据滤波电容的数量与频率合成电路的数量相同;
各数据滤波电容的一端与各频率合成电路的数据输入端分别一一对应连接,另一端接地。
在其中一个实施例中,射频合成电路的数量为2个。
上述技术方案中的一个技术方案具有如下优点和有益效果:
频率合成器包括频率合成电路、射频滤波器、功分器、晶振和控制芯片,其中,频率合成电路的数量为至少两个,射频滤波器的数量与频率合成电路的数量相同,晶振连接功分器,功分器分别连接各射频滤波器,各射频滤波器与各频率合成电路分别一一对应连接,控制芯片分别连接各频率合成电路,从而可从传导途径上增加频率合成电路输入端的滤波和隔离,降低各频率合成电路的相关性,进而降低互调产物输出的幅度,并改善频率合成器的近端杂散指标。
附图说明
通过附图中所示的本申请的优选实施例的更具体说明,本申请的上述及其它目的、特征和优势将变得更加清晰。在全部附图中相同的附图标记指示相同的部分,且并未刻意按实际尺寸等比例缩放绘制附图,重点在于示出本申请的主旨。
图1为传统乒乓环频率合成器的互调产物频谱图;
图2为一个实施例中频率合成器的第一示意性结构框图;
图3为一个实施例中频率合成器的第二示意性结构框图;
图4为一个实施例中频率合成器的第三示意性结构框图;
图5为一个实施例中频率合成器的第四示意性结构框图;
图6为一个实施例中频率合成器的第五示意性结构框图;
图7为一个实施例中频率合成器的第六示意性结构框图;
图8为一个实施例中频率合成器的第七示意性结构框图;
图9为一个实施例中频率合成器的第八示意性结构框图。
具体实施方式
为了便于理解本申请,下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是,本申请可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
需要说明的是,当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件并与之结合为一体,或者可能同时存在居中元件。本文所使用的术语“设置”、“一端”、“另一端”以及类似的表述只是为了说明的目的。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本申请中,“第一高频滤波电容”与“第二高频滤波电容”可用于指代连接在特定位置的电容,并不意味着第一高频滤波电容必然不同于第二高频滤波电容,第一高频滤波电容与第二高频滤波电容所选用的电容型号可以相同或者不同。进一步地,第一高频滤波电容的数量可以为多个,各第一高频滤波电容的型号可以相同或者不同,同理,各第二高频滤波电容的型号可以相同或者不同,可根据实际情况以及设计需求确定各第一高频滤波电容的电容参数以及各第二高频滤波电容的电容参数。
同时,本申请中通过“数量相同”的器件,各频率合成电路与各器件之间一一对应连接,从而可实现相应的功能。其中,器件包括但不局限于射频滤波器、稳压器、第一高频滤波电容、射频放大器、屏蔽罩和第二高频滤波电容等。
应当理解的是,若同一频率合成电路依次连接多个器件以完成本申请中一个频率合成电路与一个器件一一对应连接所完成的功能,则上述情况也应当在本申请的保护范围内;若各频率合成电路分别连接数量不等的器件以完成本申请中一个频率合成电路与一个器件一一对应连接所完成的功能,则上述情况也应当在本申请的保护范围内。
为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本申请进行进一步详细说明。应当理解,此处描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
在一个实施例中,如图2所示,提供了一种频率合成器,包括:
频率合成电路;频率合成电路的数量为至少两个;
射频滤波器;各射频滤波器的数量与各频率合成电路的数量相同;射频滤波器与频率合成电路一一对应连接;
功分器;功分器分别连接各射频滤波器;
还包括:连接功分器的晶振,以及分别连接各频率合成电路的控制芯片。
具体地,频率合成器包括控制芯片、晶振、功分器、至少两个频率合成电路以及至少两个射频滤波器,射频滤波器的数量与频率合成电路的数量相同,各射频滤波器与各频率合成电路分别一一对应连接。例如当频率合成电路的数量为2个时,射频滤波器的数量为2个,任一频率合成电路连接任一射频滤波器,另一频率合成电路连接另一射频滤波器。
其中,各频率合成电路可以设置在同一个模块中,也可以采用单独的模块进行设备,再通过线缆进行连接。
控制芯片分别连接各频率合成电路,控制芯片可接收频率字,并根据频率字生成各频率合成电路对应的频率输出控制信号,且将频率输出控制信号输出至对应的频率合成电路中,以调整各频率合成电路输出信号的频率。在一个示例中,控制芯片可以为FPGA芯片。
通过将晶振连接功分器的输入端,功分器的输出端分别连接各射频滤波器的输入端,各射频滤波器的输出端分别与各频率合成电路的参考时钟输入端一一对应连接,晶振产生的参考时钟信号可输入至功分器中,功分器对输入的参考时钟信号分成多路输出信号,其中,功分器的输出信号的数量可以根据频率合成电路的数量进行确定,例如输出信号的数量可以与频率合成电路的数量相同。功分器的每一路输出信号输入至对应的射频滤波器中,经射频滤波器进行滤波,得到滤波后的参考时钟信号,并将滤波后的参考时钟信号输出至于射频滤波器相连的频率合成电路中。频率合成电路根据滤波后的参考时钟信号进行频率合成,从而可输出不同频点的信号。进一步地,功分器可以为高隔离度的功分器。
在一个具体的示例中,如图3所示,图3示出了频率合成电路的数量为2个时,晶振、功分器、各射频滤波器和各频率合成电路的电路连接结构,进一步地,频率合成器还包括连接控制芯片的射频开关。晶振连接功分器,功分器分别连接第一射频滤波器和第二射频滤波器,第一射频滤波器连接第一频率合成电路,第二射频滤波器连接第二频率合成电路,射频开关分别连接第一频率合成电路和第二频率合成电路。本申请对于参考时钟(即晶振)采用隔离度高的功分器,并在频率合成电路的输入端加入射频滤波器,从而可从传导途径上降低两个频率合成电路的相关性,进而降低互调产物输出幅度。
本申请中,射频滤波器的数量与频率合成电路的数量相同,每一个频率合成电路的输入端均连接一个射频滤波器的输出端,从而对输入至频率合成电路的参考时钟信号进行滤波,以降低各频率合成电路的相关性。
应当理解的是,若一个频率合成电路依次连接多个射频滤波器以完成滤波功能,例如可参见图4所示出的情况,也应当在本申请的保护范围内;若各频率合成电路依次连接数量不等的射频滤波器以完成滤波功能,如图5所示出的情况,也应当在本申请的保护范围内。
上述频率合成器中,包括频率合成电路、射频滤波器、功分器、晶振和控制芯片,其中,频率合成电路的数量为至少两个,射频滤波器的数量与频率合成电路的数量相同,晶振连接功分器,功分器分别连接各射频滤波器,各射频滤波器与各频率合成电路分别一一对应连接,控制芯片分别连接各频率合成电路,从而可从传导途径上增加频率合成电路输入端的滤波和隔离,降低各频率合成电路的相关性,进而降低互调产物输出的幅度,并改善频率合成器的近端杂散指标。
在一个实施例中,频率合成器还包括电源设备和稳压器;稳压器的数量与频率合成电路的数量相同;
电源设备分别连接各稳压器的一端;
各稳压器的另一端与各频率合成电路的电源输入端分别一一对应连接。
具体地,频率合成器还包括电源设备和稳压器,稳压器的数量可以与频率合成电路的数量相同。电源设备用于为各频率合成电路进行供电,可以为直流电源。电源设备分别连接各稳压器,各稳压器分别与各频率合成电路的电源输入端分别一一对应连接,即每一个频率合成电路可通过一个稳压器连接电源设备,且各个频率合成电路连接的稳压器互不相同。本申请通过将稳压器连接在电源设备与各频率合成电路中之间,从而可增加电源电路的隔离,进而可从传导途径上降低两个频率合成电路的相关性,进而降低互调产物输出幅度。
进一步地,稳压器可以为电源抑制比较佳的LDO(Low Dropout Regulator,低压差线性稳压器)芯片。
在一个实施例中,频率合成器还包括第一高频滤波电容;第一高频滤波电容的数量与频率合成电路的数量相同;
各第一高频滤波电容的一端与各稳压器的另一端分别一一对应连接,各第一高频电容的另一端接地。
具体地,频率合成器还包括第一高频滤波电容,第一高频滤波电容的数量可以与频率合成电路的数量相同。各第一高频滤波电容的一端与各稳压器的另一端分别一一对应连接,即各第一高频滤波电容的一端与各频率合成电路的电源输入端分别一一对应连接,且各第一高频电容的另一端接地。此时每一个频率合成电路的电源输入端均连接有一个第一高频滤波电容,且各频率合成电路所连接的第一高频滤波电容互不相同。本申请通过在频率合成电路的输入端增加高频滤波电容,从而可增加电源电路的隔离,进而可从传导途径上降低两个频率合成电路的相关性,进而降低互调产物输出幅度。
在一个具体的示例中,如图6所示,图6示出了频率合成电路的数量为2个时,电源设备、各LDO芯片、各第一高频滤波电容和各频率合成电路的电路连接结构,进一步地,频率合成器还包括连接控制芯片的射频开关。电源设备分别连接第一LDO芯片的一端和第二LDO芯片的一端,第一LDO芯片的另一端分别连接第一频率合成电路的电源输入端和第一电容的一端,第一电容的另一端接地。第二LDO芯片的另一端分别连接第二频率合成电路的电源输入端和第二电容的一端,第二电容的另一端接地。射频开关分别连接第一频率合成电路的输出端和第二频率合成电路的输出端。本申请通过采用电源抑制比好的LDO芯片增加电源电路的隔离,并在频率合成电路的电源输入端增加高频滤波电容,从而可从传导途径上降低两个频率合成电路的相关性,进而降低互调产物输出幅度。
在一个实施例中,频率合成器还包括射频放大器和射频开关;射频放大器的数量与频率合成电路的数量相同;
各射频放大器的输入端与各频率合成电路的输出端分别一一对应连接;射频开关分别连接各射频放大器的输出端。
具体地,频率合成器还包括射频放大器和射频开关,射频放大器的数量与频率合成电路的数量相同。各射频放大器的输入端与各频率合成电路的输出端分别一一对应连接,射频开关分别连接各射频放大器的输出端。此时每一个频率合成电路的输出端都与一个射频放大器进行连接,且各频率合成电路所连接的射频放大器互不相同。进一步地,射频放大器可以为高隔离度的射频放大器。本申请通过在频率合成电路的输出端增加射频放大器,从而可对输出信号进行隔离,进而可从传导途径上降低两个频率合成电路的相关性,进而降低互调产物输出幅度。
在一个具体的示例中,如图7所示,图7示出了频率合成电路的数量为2个时,各频率合成电路、各射频放大器和射频开关的电路连接结构。第一频率合成电路连接第一射频放大器的输入端,第一射频放大器的输出端连接射频开关;第二频率合成电路的输出端连接第二射频放大器的输入端,第二射频放大器的输出端连接射频开关。本申请通过采用高隔离度的射频放大器对各频率合成电路的输出信号进行隔离,从而可从传导途径上降低两个频率合成电路的相关性,进而降低互调产物输出幅度。
在一个实施例中,频率合成器还包括屏蔽罩;屏蔽罩的数量与频率合成电路的数量相同;
各屏蔽罩与各频率合成电路一一对应设置;频率合成电路和连接频率合成电路的射频放大器均设置在屏蔽罩内。
具体地,频率合成器还包括数量与频率合成电路相同的屏蔽罩,各屏蔽罩和各频率合成电路一一对应设置。每个频率合成电路和连接该频率合成电路的射频放大器均设置在对应的屏蔽罩内,从而使得任意两个频率合成电路之间可通过屏蔽罩进行隔离,进而可从辐射途径上降低两个频率合成电路的相关性,进而降低互调产物输出幅度。
在一个具体的示例中,如图8所示,图8示出了频率合成电路的数量为2个时,各频率合成电路、各射频放大器、各屏蔽罩和射频开关的电路连接结构。第一频率合成电路连接第一射频放大器,第一射频放大器连接射频开关,且第一频率合成电路与第一射频放大器均设置在第一屏蔽罩内。第二频率合成电路连接第二射频放大器,第二射频放大器连接射频开关,且第二频率合成电路和第二射频放大器均设置在第二屏蔽罩内。本申请通过采用屏蔽罩将两个频率合成电路进行屏蔽,从而可从辐射途径上降低两个频率合成电路的相关性,进而降低互调产物输出幅度。
在一个实施例中,频率合成器还包括第二高频滤波电容;第二高频滤波电容的数量与频率合成电路的数量对应;
各第二高频滤波电容的一端与各频率合成电路的控制信号输入端分别一一对应连接,另一端接地。
具体地,控制芯片连接频率合成电路,可向频率合成电路传输使能信号(LE)、时钟信号(CLK)和数据信号(DATA),从而控制频率合成电路的输出频率。频率合成器包括第二高频滤波电容,其中第二高频滤波电容的数量与频率合成电路的数量对应,在一个示例中,第二高频电容的数量可以与频率合成电路的数量为倍数关系,例如第二高频电容的数量可以与频率合成电路的数量相同,或者第二高频电容的数量可以为频率合成电路的数量的两倍,再或者第二高频电容的数量可以为频率合成电路的数量的三倍等。
各第二高频滤波电容的一端与各频率合成电路的控制信号输入端分别一一对应连接,即控制芯片分别连接各第二高频滤波电容的一端,各第二高频滤波电容的另一端接地。
进一步地,频率合成电路的控制信号输入端可以包括使能输入端、时钟输入端和数据输入端。对于每一个频率合成电路,各第二高频滤波电容的一端与各频率合成电路的控制信号输入端分别一一对应连接,可以至少包括以下任一项:
(1)频率合成电路的使能输入端可连接第二高频滤波电容的一端;
(2)频率合成电路的时钟输入端可连接第二高频滤波电容的一端;
(3)频率合成电路的数据输入端可连接第二高频滤波电容的一端。
需要说明的是,第二高频滤波电容与频率合成电路的连接关系可以包括上述三种情况中的任意一项、任意两项或者三项。
本申请通过将各第二高频滤波电容的一端与各频率合成电路的控制信号输入端分别一一对应连接,另一端接地,从而在频率合成电路的控制信号输入端增加高频滤波电容,进而可从传导途径上降低两个频率合成电路的相关性,进而降低互调产物输出幅度。
在一个实施例中,第二高频滤波电容包括使能滤波电容;使能滤波电容的数量与频率合成电路的数量相同;
各使能滤波电容的一端与各频率合成电路的使能输入端分别一一对应连接,另一端接地。
具体地,第二高频滤波电容可以包括使能滤波电容,使能滤波电容的数量与频率合成电路的数量相同。各使能滤波电容的一端与各频率合成电路的使能输入端分别一一对应连接,各使能滤波电容的另一端接地,从而可在在频率合成电路的使能输入端增加高频滤波电容,进而可从传导途径上降低两个频率合成电路的相关性,进而降低互调产物输出幅度。
在一个实施例中,第二高频滤波电容包括时钟滤波电容;时钟滤波电容的数量与频率合成电路的数量相同;
各时钟滤波电容的一端与各频率合成电路的时钟输入端分别一一对应连接,另一端接地。
具体地,第二高频滤波电容可以包括时钟滤波电容,时钟滤波电容的数量与频率合成电路的数量相同。各时钟滤波电容的一端与各频率合成电路的时钟输入端分别一一对应连接,各时钟滤波电容的另一端接地,从而可在在频率合成电路的时钟输入端增加高频滤波电容,进而可从传导途径上降低两个频率合成电路的相关性,进而降低互调产物输出幅度。
在一个实施例中,第二高频滤波电容包括数据滤波电容;数据滤波电容的数量与频率合成电路的数量相同;
各数据滤波电容的一端与各频率合成电路的数据输入端分别一一对应连接,另一端接地。
具体地,第二高频滤波电容可以包括数据滤波电容,数据滤波电容的数量与频率合成电路的数量相同。各数据滤波电容的一端与各频率合成电路的数据输入端分别一一对应连接,各数据滤波电容的另一端接地,从而可在在频率合成电路的数据输入端增加高频滤波电容,进而可从传导途径上降低两个频率合成电路的相关性,进而降低互调产物输出幅度。
在一个具体的示例中,如图9所示,图9示出了频率合成电路的数量为2个时,FPGA、各频率合成电路、各第二高频滤波电容和射频开关的电路连接结构。FPGA分别连接第一频率合成电路的使能输入端、时钟输入端和数据输入端,FPGA分别连接第二频率合成电路的使能输入端、时钟输入端和数据输入端。射频开关分别连接第一频率合成电路的输出端和第二频率合成电路的输出端。
第一频率合成电路的使能输入端连接第一使能滤波电容的一端,第一使能滤波电容的另一端接地。第一频率合成电路的时钟输入端连接第一时钟滤波电容的一端,第一时钟滤波电容的另一端接地。第一频率合成电路的数据输入端连接第一数据滤波电容的一端,第一数据滤波电容的另一端接地。
第二频率合成电路的使能输入端连接第二使能滤波电容的一端,第二使能滤波电容的另一端接地。第二频率合成电路的时钟输入端连接第二时钟滤波电容的一端,第二时钟滤波电容的另一端接地。第二频率合成电路的数据输入端连接第二数据滤波电容的一端,第二数据滤波电容的另一端接地。
本申请通过控制芯片分别提供数据、时钟和使能信号,并在频率合成电路的控制信号输入端增加高频滤波电容,从而可从传导途径上降低两个频率合成电路的相关性,进而降低互调产物输出幅度。
在一个实施例中,射频合成电路的数量为2个。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对实用新型专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种频率合成器,其特征在于,包括:
频率合成电路;所述频率合成电路的数量为至少两个;
射频滤波器;所述射频滤波器的数量与所述频率合成电路的数量相同;各所述射频滤波器与各所述频率合成电路一一对应连接;
功分器;所述功分器分别连接各所述射频滤波器;
还包括:连接所述功分器的晶振,以及分别连接各所述频率合成电路的控制芯片。
2.根据权利要求1所述的频率合成器,其特征在于,还包括电源设备和稳压器;所述稳压器的数量与所述频率合成电路的数量相同;
所述电源设备分别连接各所述稳压器的一端;
各所述稳压器的另一端与各所述频率合成电路的电源输入端分别一一对应连接。
3.根据权利要求2所述的频率合成器,其特征在于,还包括第一高频滤波电容;所述第一高频滤波电容的数量与所述频率合成电路的数量相同;
各所述第一高频滤波电容的一端与各所述稳压器的另一端分别一一对应连接,各所述第一高频电容的另一端接地。
4.根据权利要求1所述的频率合成器,其特征在于,还包括射频放大器和射频开关;所述射频放大器的数量与所述频率合成电路的数量相同;
各所述射频放大器的输入端与各所述频率合成电路的输出端分别一一对应连接;所述射频开关分别连接各所述射频放大器的输出端。
5.根据权利要求4所述的频率合成器,其特征在于,还包括屏蔽罩;所述屏蔽罩的数量与所述频率合成电路的数量相同;
各所述屏蔽罩与各所述频率合成电路一一对应设置;所述频率合成电路和连接所述频率合成电路的所述射频放大器均设置在所述屏蔽罩内。
6.根据权利要求1所述的频率合成器,其特征在于,还包括第二高频滤波电容;所述第二高频滤波电容的数量与所述频率合成电路的数量对应;
各所述第二高频滤波电容的一端与各所述频率合成电路的控制信号输入端分别一一对应连接,另一端接地。
7.根据权利要求6所述的频率合成器,其特征在于,所述第二高频滤波电容包括使能滤波电容;所述使能滤波电容的数量与所述频率合成电路的数量相同;
各所述使能滤波电容的一端与各所述频率合成电路的使能输入端分别一一对应连接,另一端接地。
8.根据权利要求6所述的频率合成器,其特征在于,所述第二高频滤波电容包括时钟滤波电容;所述时钟滤波电容的数量与所述频率合成电路的数量相同;
各所述时钟滤波电容的一端与各所述频率合成电路的时钟输入端分别一一对应连接,另一端接地。
9.根据权利要求6所述的频率合成器,其特征在于,所述第二高频滤波电容包括数据滤波电容;所述数据滤波电容的数量与所述频率合成电路的数量相同;
各所述数据滤波电容的一端与各所述频率合成电路的数据输入端分别一一对应连接,另一端接地。
10.根据权利要求1至9任一项所述的频率合成器,其特征在于,所述频率合成电路的数量为2个。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922163295.5U CN211266871U (zh) | 2019-12-05 | 2019-12-05 | 频率合成器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922163295.5U CN211266871U (zh) | 2019-12-05 | 2019-12-05 | 频率合成器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211266871U true CN211266871U (zh) | 2020-08-14 |
Family
ID=71960802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201922163295.5U Active CN211266871U (zh) | 2019-12-05 | 2019-12-05 | 频率合成器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN211266871U (zh) |
-
2019
- 2019-12-05 CN CN201922163295.5U patent/CN211266871U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102386946B (zh) | 一种数据传输快速跳频电台 | |
CN105359409A (zh) | 高线性可变电容器阵列 | |
CN102035264B (zh) | 半导体器件和无线电通信设备 | |
CN101197531B (zh) | 容控数字频率调制电路 | |
CN113381755B (zh) | 一种具有同步功能的时钟系统及其同步实现方法 | |
CN103762979B (zh) | 一种应用于lte信道模拟器的宽带频率源 | |
WO1998036491A1 (en) | Voltage controlled ring oscillator frequency multiplier | |
CN108037332B (zh) | 多通道参考时钟发生模块 | |
CN113452410B (zh) | 频率跳变的宽带信道频率合成器及频率合成方法 | |
CN211266871U (zh) | 频率合成器 | |
CN101459465B (zh) | 一种支持多频段工作方式的本振装置 | |
CN205212817U (zh) | 一种宽带捷变频频率合成器 | |
CN211127802U (zh) | 一种抗干扰滤波电路及电子设备 | |
CN203434965U (zh) | 利用乒乓环实现的锁相式快跳源 | |
CN105450198A (zh) | 一种介质谐振器型电调滤波器 | |
CN202978895U (zh) | 一种低相噪频率合成器 | |
CN115425955A (zh) | 一种时钟切换电路、芯片及终端 | |
CN104779918B (zh) | X‑Ka频段上变频器及其上变频方法 | |
CN210351161U (zh) | 一种射频开关矩阵 | |
CN203691349U (zh) | 一种跨频段信号源组件 | |
CN204669342U (zh) | 基于pll倍频和分频技术的低相噪小型宽带信号源 | |
CN104579326A (zh) | 一种减小输出信号杂散的射频信号源 | |
CN205356281U (zh) | 一种介质谐振器型电调滤波器 | |
CN211606515U (zh) | 一种数字频率合成器 | |
CN217135475U (zh) | 一种2-18GHz宽频段多功能接收设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |