CN211088263U - 一种高频封装装置 - Google Patents
一种高频封装装置 Download PDFInfo
- Publication number
- CN211088263U CN211088263U CN201922366655.1U CN201922366655U CN211088263U CN 211088263 U CN211088263 U CN 211088263U CN 201922366655 U CN201922366655 U CN 201922366655U CN 211088263 U CN211088263 U CN 211088263U
- Authority
- CN
- China
- Prior art keywords
- circuit board
- capacitor
- matching circuit
- pin
- bare chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
本实用新型涉及一种高频封装装置，属于封装技术领域，解决了现有的裸芯片与封装管脚的阻抗不匹配造成裸芯片工作效率低的问题。包括第一匹配电路板和第二匹配电路板；所述第一匹配电路板和第二匹配均包括芯片连接端和管脚连接端；所述第一匹配电路板的芯片连接端连接待封装裸芯片的输入端，所述第二匹配电路板的芯片连接端连接待封装裸芯片的输出端；所述第一匹配电路板的管脚与封装射频输入管脚电连接，所述第二匹配电路板的管脚连接端与封装射频输出管脚电连接。实现了封装管脚与裸芯片的匹配，提高了封装装置的工作效率。
Description
技术领域
本实用新型涉及封装技术领域，尤其涉及一种高频封装装置。
背景技术
封装技术已广泛应用于数字、模拟器件的封装中。对于微波器件，为保证性能，一般情况下采用裸芯片，但裸芯片对工作环境要求很高，特别是高频III-V族半导体器件，表面保护层较薄，常因为工作环境中的水、盐雾等因素导致器件失效。由此可见，封装可以显著提高裸芯片的环境适应性。
目前，裸芯片封装已可以保证部分工作频率的裸芯片性能，但随着电子系统工作频率不断提高，其裸芯片对封装要求更加苛刻。裸芯片与封装管脚的阻抗不匹配，从而造成裸芯片工作效率低。
实用新型内容
鉴于上述的分析，本实用新型旨在提供一种高频封装装置，用以解决现有的裸芯片与封装管脚的阻抗不匹配造成裸芯片工作效率低的问题。
本实用新型的目的主要是通过以下技术方案实现的：
一种高频封装装置，包括第一匹配电路板和第二匹配电路板；
所述第一匹配电路板和第二匹配均包括芯片连接端和管脚连接端；
所述第一匹配电路板的芯片连接端连接待封装裸芯片的输入端，所述第二匹配电路板的芯片连接端连接待封装裸芯片的输出端；
所述第一匹配电路板的管脚与封装射频输入管脚电连接，所述第二匹配电路板的管脚连接端与封装射频输出管脚电连接。
进一步，所述第一匹配电路板和第二匹配电路板均包括T字形射频信号电路板和对称设置在所述T字形射频信号电路板两侧的矩形电路板；
所述T字形射频信号电路板包括短板和与所述短板垂直连接的长板，所述短板未与所述长板连接的一端为所述芯片连接端，与所述裸芯片的输入端或输出端连接，所述长板未与所述短板连接的一端为所述管脚连接端，与所述封装射频输入管脚或所述封装射频输出管脚连接；
所述矩形电路板，用于屏蔽外界信号的干扰；
所述矩形电路板设置有至少一个通孔，所述通孔接地。
进一步，该装置还包括第一电容和第二电容；
所述第一电容和第二电容的下极板均接地；所述第一电容和第二电容的上极板相连后，分别与所述裸芯片的供电管脚或封装直流供电管脚电连接。
进一步，所述第一电容的容值为1uF，所述第二电容的容值为1000pF。
进一步，该装置还包括封装外壳，所述封装射频输入管脚、封装射频输出管脚和封装直流供电管脚均设置在所述封装外壳上。
进一步，所述封装直流供电管脚，用于外接直流电源。
进一步，所述裸芯片包括N沟道MOS管M1，电容C1、电容C5、电阻R2、电感L2和L3；
所述MOS管M1的门极连接所述电容C1的一端，所述电容C1的另一端为所述裸芯片的输入端；所述MOS管M1的栅极连接电感L2和电感L3的一端，所述电感L2的另一端为供电管脚，所述电感L3的另一端连接电容C5的一端，所述电容C5的另一端为所述裸芯片的输出端；所述MOS管M1的源极连接所述电阻R2的一端，所述电阻R2的另一端接地。
进一步，所述裸芯片还包括电阻R1、电感L1、电容C2、电容C3和电容C4；
所述电感R1与电容C2连接并接至MOS管M1的门极和栅极之间；所述电感L1的一端连接MOS管M1的门极，另一端接地；所述电容C3连接在所述电阻R2的两端；所述电容C4的一端连接电感L2的一端，另一端接地。
进一步，所述封装外壳的封装射频输入管脚通过金丝键合线连接第一匹配电路板的管脚连接端，所述第一匹配电路板的芯片连接端通过金丝键合线连接裸芯片的输入端，所述裸芯片的输出端通过金丝键合线连接第二匹配电路板的芯片连接端，所述第二匹配电路板的管脚连接端通过金丝键合线连接封装外壳的封装射频输出管脚。
进一步，所述第一匹配电路板和第二匹配电路板均为高频印制电路板。
与现有技术相比，本实用新型至少可实现如下有益效果之一：
1、通过一种高频封装装置，解决了裸芯片与封装管脚的阻抗不匹配造成裸芯片工作效率低的问题，降低了封装对裸芯片工作性能的影响，提高了封装装置的工作效率，改善了封装装置的工作性能。
2、通过匹配电路板，解决了封装外壳与裸芯片的阻抗不匹配问题，此匹配电路板可等效为对地并联电容，与金丝键合线的寄生电感共同形成毫米波匹配电路板，改善输入输出射频信号的性能，提升封装性能，减小金丝键合线的长度对芯片性能的影响，提高高频封装装置的工作效率。
3、高频封装装置中采用的第一电容cap1和第二电容cap2去耦电容，起到滤波作用，可滤除直流信号源中的低频部分，防止电源信号串扰引起的芯片自激，提高了封装装置的可靠性。
本实用新型中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本实用新型的其他特征和优点将在随后的内容中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本实用新型而了解。本实用新型的目的和其他优点可通过文字以及附图中所特别指出的内容中来实现和获得。
附图说明
附图仅用于示出具体实施例的目的，而并不认为是对本实用新型的限制，在整个附图中，相同的参考符号表示相同的部件。
图1为一个实施例中高频封装电路结构图；
图2为一个实施例中匹配电路板结构图；
图3为一个实施例中高频封装内部电路结构示意图；
图4为一个实施例中裸芯片内部结构图。
具体实施方式
下面结合附图来具体描述本实用新型的优选实施例，其中，附图构成本申请一部分，并与本实用新型的实施例一起用于阐释本实用新型的原理，并非用于限定本实用新型的范围。
本实用新型的一个具体实施例，公开了一种高频封装装置，如图1所示，包括第一匹配电路板和第二匹配电路板；所述第一匹配电路板和第二匹配均包括芯片连接端和管脚连接端；所述第一匹配电路板的芯片连接端连接待封装裸芯片的输入端，所述第二匹配电路板的芯片连接端连接待封装裸芯片的输出端；所述第一匹配电路板的管脚与封装射频输入管脚电连接，所述第二匹配电路板的管脚连接端与封装射频输出管脚电连接。
通过一种高频封装装置，解决了裸芯片与封装管脚的阻抗不匹配造成裸芯片工作效率低的问题，降低了封装对裸芯片工作性能的影响，提高了封装装置的工作效率，改善了封装装置的工作性能。
优选的，如图2所示，所述第一匹配电路板和第二匹配电路板均包括T字形射频信号电路板和对称设置在所述T字形射频信号电路板两侧的矩形电路板；所述T字形射频信号电路板包括短板和与所述短板垂直连接的长板，所述短板未与所述长板连接的一端为所述芯片连接端，与所述裸芯片的输入端或输出端连接，所述长板未与所述短板连接的一端为所述管脚连接端，与所述封装射频输入管脚或所述封装射频输出管脚连接；
所述矩形电路板，用于屏蔽外界信号的干扰；所述矩形电路板设置有至少一个通孔，所述通孔接地。
优选的，所述第一匹配电路板和第二匹配电路板均为高频印制电路板。
具体的，匹配电路板的长度为0.93mm，宽度为0.72mm，短板的长度为0.30mm，长板的长度为0.67mm。
若无此匹配电路板，由于键合金丝线过长，相当于在工作频段内引入寄生电感，造成裸芯片与封装管脚的阻抗不匹配问题，影响输入输出射频信号。通过匹配电路板，解决了封装外壳与裸芯片的阻抗不匹配问题，此匹配电路板可等效为对地并联电容，与金丝键合线的寄生电感共同形成毫米波匹配电路板，改善输入输出射频信号的性能，提升封装性能，减小金丝键合线的长度对芯片性能的影响，提高高频封装装置的工作效率。
优选的，该装置还包括第一电容cap1和第二电容cap2；所述第一电容cap1和第二电容cap2的下极板均接地；所述第一电容cap1和第二电容cap2的上极板相连后，分别与所述裸芯片DUT的供电管脚或封装直流供电管脚电连接。
优选的，所述第一电容cap1的容值为1uF，所述第二电容cap2的容值为1000pF。
具体的，第一电容cap1和第二电容cap2为去耦电容，起到滤波作用，可滤除直流信号源中的低频部分，防止电源信号串扰引起的芯片自激，提高了封装装置的可靠性。
优选的，该装置还包括封装外壳，所述封装射频输入管脚、封装射频输出管脚和封装直流供电管脚均设置在所述封装外壳上。
优选的，所述封装直流供电管脚，用于外接直流电源。
具体的，如图3所示的高频封装内部电路结构示意图，封装射频输入管脚RFin为高频封装装置的输入端，封装射频输出管脚RFout为高频封装装置的输出端。
优选的，如图4所示，所述裸芯片DUT包括N沟道MOS管M1，电容C1、电容C5、电阻R2、电感L2和L3；所述MOS管M1的门极连接所述电容C1的一端，所述电容C1的另一端为所述裸芯片DUT的输入端；所述MOS管M1的栅极连接电感L2和电感L3的一端，所述电感L2的另一端为供电管脚，所述电感L3的另一端连接电容C5的一端，所述电容C5的另一端为所述裸芯片DUT的输出端；所述MOS管M1的源极连接所述电阻R2的一端，所述电阻R2的另一端接地。
优选的，所述裸芯片DUT还包括电阻R1、电感L1、电容C2、电容C3和电容C4；所述电感R1与电容C2连接并接至MOS管M1的门极和栅极之间；所述电感L1的一端连接MOS管M1的门极，另一端接地；所述电容C3连接在所述电阻R2的两端；所述电容C4的一端连接电感L2的一端，另一端接地。
具体地，裸芯片DUT为毫米波放大器芯片，内部结构为微带电路结构，通过裸芯片与匹配电路板的相互配合，将芯片微带电路结构转化为共面波导电路结构，使得射频信号只能在T字形射频信号电路板中传输，解决了射频信号的扩散问题，提高了封装装置的隔离度。
优选的，所述封装外壳的封装射频输入管脚通过金丝键合线连接第一匹配电路板的管脚连接端，所述第一匹配电路板的芯片连接端通过金丝键合线连接裸芯片DUT的输入端，所述裸芯片DUT的输出端通过金丝键合线连接第二匹配电路板的芯片连接端，所述第二匹配电路板的管脚连接端通过金丝键合线连接封装外壳的封装射频输出管脚。
具体地，金丝键合线具有电导率大、耐腐蚀、韧性好等优点，广泛应用于集成电路，相比较其他材质而言，其最大的优点就是抗氧化性。采用金丝键合线连接封装外壳、匹配电路板和裸芯片DUT，提高了封装装置的工作效率。
以上所述，仅为本实用新型较佳的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之内。
Claims (10)
1.一种高频封装装置，其特征在于，包括第一匹配电路板和第二匹配电路板；
所述第一匹配电路板和第二匹配均包括芯片连接端和管脚连接端；
所述第一匹配电路板的芯片连接端连接待封装裸芯片的输入端，所述第二匹配电路板的芯片连接端连接待封装裸芯片的输出端；
所述第一匹配电路板的管脚与封装射频输入管脚电连接，所述第二匹配电路板的管脚连接端与封装射频输出管脚电连接。
2.根据权利要求1所述的高频封装装置，其特征在于，所述第一匹配电路板和第二匹配电路板均包括T字形射频信号电路板和对称设置在所述T字形射频信号电路板两侧的矩形电路板；
所述T字形射频信号电路板包括短板和与所述短板垂直连接的长板，所述短板未与所述长板连接的一端为所述芯片连接端，与所述裸芯片的输入端或输出端连接，所述长板未与所述短板连接的一端为所述管脚连接端，与所述封装射频输入管脚或所述封装射频输出管脚连接；
所述矩形电路板，用于屏蔽外界信号的干扰；
所述矩形电路板设置有至少一个通孔，所述通孔接地。
3.根据权利要求1或2所述的高频封装装置，其特征在于，该装置还包括第一电容和第二电容；
所述第一电容和第二电容的下极板均接地；所述第一电容和第二电容的上极板相连后，分别与所述裸芯片的供电管脚或封装直流供电管脚电连接。
4.根据权利要求3所述的高频封装装置，其特征在于，所述第一电容的容值为1uF，所述第二电容的容值为1000pF。
5.根据权利要求3所述的高频封装装置，其特征在于，该装置还包括封装外壳，所述封装射频输入管脚、封装射频输出管脚和封装直流供电管脚均设置在所述封装外壳上。
6.根据权利要求5所述的高频封装装置，其特征在于，所述封装直流供电管脚，用于外接直流电源。
7.根据权利要求1所述的高频封装装置，其特征在于，所述裸芯片包括N沟道MOS管M1，电容C1、电容C5、电阻R2、电感L2和L3；
所述MOS管M1的门极连接所述电容C1的一端，所述电容C1的另一端为所述裸芯片的输入端；所述MOS管M1的栅极连接电感L2和电感L3的一端，所述电感L2的另一端为供电管脚，所述电感L3的另一端连接电容C5的一端，所述电容C5的另一端为所述裸芯片的输出端；所述MOS管M1的源极连接所述电阻R2的一端，所述电阻R2的另一端接地。
8.根据权利要求7所述的高频封装装置，其特征在于，所述裸芯片还包括电阻R1、电感L1、电容C2、电容C3和电容C4；
所述电阻R1与电容C2连接并接至MOS管M1的门极和栅极之间；所述电感L1的一端连接MOS管M1的门极，另一端接地；所述电容C3连接在所述电阻R2的两端；所述电容C4的一端连接电感L2的一端，另一端接地。
9.根据权利要求5所述的高频封装装置，其特征在于，所述封装外壳的封装射频输入管脚通过金丝键合线连接第一匹配电路板的管脚连接端，所述第一匹配电路板的芯片连接端通过金丝键合线连接裸芯片的输入端，所述裸芯片的输出端通过金丝键合线连接第二匹配电路板的芯片连接端，所述第二匹配电路板的管脚连接端通过金丝键合线连接封装外壳的封装射频输出管脚。
10.根据权利要求1所述的高频封装装置，其特征在于，所述第一匹配电路板和第二匹配电路板均为高频印制电路板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201922366655.1U CN211088263U (zh) | 2019-12-25 | 2019-12-25 | 一种高频封装装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201922366655.1U CN211088263U (zh) | 2019-12-25 | 2019-12-25 | 一种高频封装装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN211088263U true CN211088263U (zh) | 2020-07-24 |
Family
ID=71624366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201922366655.1U Active CN211088263U (zh) | 2019-12-25 | 2019-12-25 | 一种高频封装装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN211088263U (zh) |
-
2019
- 2019-12-25 CN CN201922366655.1U patent/CN211088263U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108711665A (zh) | 矩形波导微带气密封过渡电路 | |
| US8035203B2 (en) | Radio frequency over-molded leadframe package | |
| US5376909A (en) | Device packaging | |
| US9820401B2 (en) | Packaged RF power transistor device having next to each other a ground and a video lead for connecting a decoupling capacitor, RF power amplifier | |
| CN108233881A (zh) | 紧凑型f类芯片和接线匹配拓扑结构 | |
| KR20180071976A (ko) | 향상된 비디오 대역폭을 갖는 rf 전력 증폭기용 다중 베이스밴드 터미네이션 컴포넌트 | |
| CN211088263U (zh) | 一种高频封装装置 | |
| JP3850325B2 (ja) | マイクロ波集積回路 | |
| JPS59143406A (ja) | 混成マイクロ波サブシステム | |
| CN209913789U (zh) | 一种射频偏置电路封装结构 | |
| US9991854B1 (en) | Power amplifier output circuit arrangements with mutual coupling between inductors | |
| CN211455723U (zh) | 一种集成dc耦合电容的芯片 | |
| JP2005110119A (ja) | 高周波トランジスタ装置 | |
| CN213519922U (zh) | 一种高性能功率放大器 | |
| EP3832884A1 (en) | Doherty amplifier with surface-mount packaged carrier and peaking amplifiers | |
| Lin et al. | Low cost QFN package design for millimeter-wave applications | |
| CN210866177U (zh) | 一种集成封装电子器件结构 | |
| CN208190607U (zh) | S波段平衡式限幅低噪声放大器 | |
| CN202977410U (zh) | 一种半导体部件 | |
| CN113141162A (zh) | 具有串联耦合的输出键合线阵列和并联电容器键合线阵列的rf放大器 | |
| CN111128939A (zh) | 一种射频芯片焊盘 | |
| US11984413B2 (en) | High-frequency power transistor and high-frequency power amplifier | |
| CN220272479U (zh) | 具有集成封装结构的电源装置 | |
| WO2021032189A1 (zh) | 集成封装电子器件结构 | |
| CN215815875U (zh) | 射频功率芯片封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |