CN210924312U - 电压基准产生电路 - Google Patents

电压基准产生电路 Download PDF

Info

Publication number
CN210924312U
CN210924312U CN201922373092.9U CN201922373092U CN210924312U CN 210924312 U CN210924312 U CN 210924312U CN 201922373092 U CN201922373092 U CN 201922373092U CN 210924312 U CN210924312 U CN 210924312U
Authority
CN
China
Prior art keywords
nmos
voltage
circuit
nmos tube
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201922373092.9U
Other languages
English (en)
Inventor
朱乐永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Holychip Electronic Co ltd
Original Assignee
Shanghai Holychip Electronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Holychip Electronic Co ltd filed Critical Shanghai Holychip Electronic Co ltd
Priority to CN201922373092.9U priority Critical patent/CN210924312U/zh
Application granted granted Critical
Publication of CN210924312U publication Critical patent/CN210924312U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Electrical Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本实用新型提供一种电路面积小、功耗小且工作电压低的电压基准产生电路，属于电路设计领域。本实用新型包括Trim电路和n个串联连接NMOS管，Trim电路用于调节由n个NMOS管组成的NMOS管的总宽长比，使
Figure DDA0002330493270000011
在设定温度点时为0，第1个NMOS管的源极接地，第n个NMOS管的漏极输入基准电流，第n个NMOS管的栅漏之间的电压为零温度系数的基准电压VREF，T表示温度，VGS表示NMOS管的栅源之间的电压，n为大于2的正整数。本实用新型还可以根据常用室温，确定n个NMOS管组成的NMOS管的总宽长比，进而省略了Trim电路，在常用室温时使用。

Description

电压基准产生电路
技术领域
本实用新型涉及一种电压基准电路，属于电路设计领域。
背景技术
在传统的电路中，常用bandgap电路(带隙电压基准电路)来实现零温度系数的电压基准，bandgap电路是利用一个与温度成正比的电压与一个与温度成反比的电压之和，二者温度系数相互抵消，实现与温度无关的电压基准。
但是bandgap电路有几个缺点：1.电路面积较大，bandgap电路在电路中一般占有很大的尺寸，不利于节约芯片的成本；2.功耗较大，一般bandgap中会用到运算放大器等电路，运算放大器等电路具有很大的功耗，因此不利于在低功耗下使用；3.bandgap的基准电压一般为1.2V，并且其工作电压一般也较高，这限制了芯片在低电压下的使用。
发明内容
针对上述不足，本实用新型提供一种电路面积小、功耗小且工作电压低的电压基准产生电路。
一种电压基准产生电路，所述电路包括n个串联连接的NMOS管，由n个NMOS管组成的NMOS管的总宽长比使温度在室温时，
Figure BDA0002330493250000011
近似为0，第1个NMOS管的源极接地，第n个NMOS管的漏极输入基准电流，第n个NMOS管的栅漏之间的电压为零温度系数的基准电压VREF，T表示温度，VGS表示NMOS管的栅源之间的电压，n为大于2的正整数。
本实用新型还提供一种电压基准产生电路，所述电路包括Trim电路和n个串联连接NMOS管，所述Trim电路用于调节由n个NMOS管组成的NMOS管的总宽长比，使
Figure BDA0002330493250000021
在设定温度点时为0，此时，第1个NMOS管的源极接地，第n个NMOS管的漏极输入基准电流，第n个NMOS管的栅漏之间的电压为零温度系数的基准电压VREF，T表示温度，VGS表示NMOS管的栅源之间的电压，n为大于2的正整数。
本实用新型的有益效果，本实用新型提供的第一种电压基准产生电路，在室温时实现零温度系数的电压基准电路，且在很宽的温度范围内，电路的输出电压范围变化很小。本实用新型提供的第二种电压基准产生电路根据当前温度，通过Trim电路调整n个NMOS管组成的NMOS管的总宽长比，实现零温度系数的电压基准，本实用新型没有使用运输放大器，降低了功耗，简化了电路结构，减小了电路尺寸，降低了成本。
附图说明
图1为本实用新型的具体电路示意图；
图2为典型的bandgap电路的电压随温度变化的曲线；
图3为图1的一个具体实施例的电压随温度变化的曲线。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
需要说明的是，在不冲突的情况下，本实用新型中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本实用新型作进一步说明，但不作为本实用新型的限定。
具体实施方式一：本实施方式的一种电压基准产生电路，所述电路包括Trim电路和n个NMOS管，如图1所示，n个NMOS管的宽长比分别为(W/L)1至(W/L)n，n个NMOS管串联连接，第n个NMOS管的漏极输入基准电流，第1个NMOS管的源极接电源地，在电路工作时，Trim电路用于调节由n个NMOS管组成的NMOS的总宽长比，使
Figure BDA0002330493250000031
在设定温度点时为0，这样就可以实现在该温度点附近温度范围内的近似零温度系数，即通常所说的零温度系数。这样就可以得到一个零温度系数的基准电压VREF，此时，第n个NMOS管的栅漏之间的电压为零温度系数的基准电压VREF,T表示温度,VGS表示由n个NMOS管组成的总的NMOS管的栅源之间的电压，n为大于2的正整数。
电路的理论原理为：对于处在饱和区的MOS管，VREF＝VGS，再根据n个NMOS管组成的总宽长比W/L求出栅源电压VGS的表达方式，将VGS对温度求导，会得到n个NMOS管组成的总宽长比W/L与
Figure BDA0002330493250000032
之间的关系，通过调节W/L的值，使
Figure BDA0002330493250000033
为0，此时输出的VREF在设定温度点的范围内实现零温度系数。
本实施方式中，栅源电压VGS可以由公式(1)得到:
Figure BDA0002330493250000034
其中Vth为NMOS管的阈值电压，I为流过NMOS管的电流，μ为电子迁移率，Cox为单位面积的栅氧化层电容，
Figure BDA0002330493250000041
为由n个NMOS管组成的NMOS的总宽长比。
将VGS对温度求导，得到公式(2)：
Figure BDA0002330493250000042
I和Cox的值和温度无关。因为μ∝μ0Tm，其中
Figure BDA0002330493250000043
所以
Figure BDA0002330493250000044
因此，
Figure BDA0002330493250000045
是个正数。而
Figure BDA0002330493250000046
是个负数，因此可以通过调节
Figure BDA0002330493250000047
的值，让
Figure BDA0002330493250000048
在设定温度点时为0，实现VGS在设定温度点时的零温度系数，即实现零温度系数的电压基准VREF。
如图1所示，本实施方式的Trim电路包括n-1个开关：S1至Sn-1，本实施方式的n-1个开关分别与第1个至第n-1个NMOS管并联连接，同时n-1个开关串联连接，通过控制n-1个开合来调节n个NMOS管组成的总宽长比。搭建电路前，n个NMOS管的宽长比均为已知，当所有的开关均断开，总的NMOS管宽长比W/L由全部n个NMOS管宽长比构成，若某个开关闭合，则与其并联的NMOS管则被短路，总的NMOS管的宽长比则不包含该NMOS管，所以可通过控制开关的开合，进而调节n个NMOS管组成的总宽长比W/L。本实施方式根据需要的温度范围，以及工艺偏差和基准电流大小等的影响，可以通过控制开关的闭合，进而调节n个NMOS管组成的总宽长比的方式，获得零温度系数的电压基准VREF，构建出适合需要温度范围内的电压基准产生电路。
具体实施例：本实施例采用6个宽长比均为1u/7.8u的NMOS管组成，与NMOS管并联的5个开关均断开，将第6个NMOS管接入100nA的基准电流第1个NMOS管的源极接地，
Figure BDA0002330493250000051
在室温22.5℃下为0，本实施例的电压基准产生电路在温度从-40℃至85℃范围内的输出VREF如图3所示。
为了验证本实施例的效果，本实施方式对现有技术中典型的bandgap电路进行了仿真实验，温度从-40℃至85℃，其输出VREF如图2所示。
将图2和图3进行对比，仿真的温度范围从-40℃至85℃，从图中可以看出，现有典型bandgap电路输出的基准电压VREF最大和最小值之间的压差为1.5mV左右，本实用新型实施例的基准电压VREF的最大和最小值之间的压差为7.8mV左右，接近bandgap的效果，并且其产生的电压为900mV左右，低于bandgap的1.21V左右。
具体实施方式二：相对具体实施方式一，本实施方式省略了Trim电路，根据常用室温确定的电压基准产生电路，包括n个串联连接的NMOS管，由n个NMOS管组成的NMOS管总宽长比使温度在室温时，
Figure BDA0002330493250000052
为0，且在-40℃至125℃范围内，电路的输出电压范围变化很小，第一个NMOS管的栅漏之间的电压为零温度系数的基准电压VREF。
虽然在本文中参照了特定的实施方式来描述本实用新型，但是应该理解的是，这些实施例仅仅是本实用新型的原理和应用的示例。因此应该理解的是，可以对示例性的实施例进行许多修改，并且可以设计出其他的布置，只要不偏离所附权利要求所限定的本实用新型的精神和范围。应该理解的是，可以通过不同于原始权利要求所描述的方式来结合不同的从属权利要求和本文中所述的特征。还可以理解的是，结合单独实施例所描述的特征可以使用在其他所述实施例中。

Claims (3)

1.一种电压基准产生电路，其特征在于，所述电路包括Trim电路和n个串联连接NMOS管，所述Trim电路用于调节由n个NMOS管组成的NMOS管的总宽长比，使
Figure FDA0002330493240000011
在设定温度点时为0，此时，第1个NMOS管的源极接地，第n个NMOS管的漏极输入基准电流，第n个NMOS管的栅漏之间的电压为零温度系数的基准电压VREF，T表示温度，VGS表示NMOS管的栅源之间的电压，n为大于2的正整数。
2.根据权利要求1所述的电压基准产生电路，其特征在于，所述Trim电路包括n-1个开关，所述n-1个开关分别与第1个至第n-1个NMOS管并联连接，同时n-1个开关串联连接，通过控制n-1个开关的开合来调节由n个NMOS管组成的NMOS管的总宽长比。
3.一种电压基准产生电路，其特征在于，所述电路包括n个串联连接的NMOS管，由n个NMOS管组成的NMOS管的总宽长比使温度在室温时，
Figure FDA0002330493240000012
近似为0，第1个NMOS管的源极接地，第n个NMOS管的漏极输入基准电流，第n个NMOS管的栅漏之间的电压为零温度系数的基准电压VREF，T表示温度，VGS表示NMOS管的栅源之间的电压，n为大于2的正整数。
CN201922373092.9U 2019-12-23 2019-12-23 电压基准产生电路 Active CN210924312U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201922373092.9U CN210924312U (zh) 2019-12-23 2019-12-23 电压基准产生电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201922373092.9U CN210924312U (zh) 2019-12-23 2019-12-23 电压基准产生电路

Publications (1)

Publication Number Publication Date
CN210924312U true CN210924312U (zh) 2020-07-03

Family

ID=71344809

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201922373092.9U Active CN210924312U (zh) 2019-12-23 2019-12-23 电压基准产生电路

Country Status (1)

Country Link
CN (1) CN210924312U (zh)

Similar Documents

Publication Publication Date Title
CN104460811B (zh) 基准电压温度系数校准电路及其工作方法
CN105141265B (zh) 一种增益提升的运算跨导放大器
CN101963819A (zh) 基准电压电路和电子设备
CN110729995B (zh) 一种电平转换电路及电平转换方法
CN106774574A (zh) 一种带隙基准源电路
CN103995555A (zh) 一种应用于超低功耗带隙基准的正温度系数产生电路
JP5599983B2 (ja) 半導体装置
CN106026954B (zh) 运算放大器频率补偿电路
CN204347680U (zh) 基准电压温度系数校准电路
US20090237163A1 (en) Trimming technique for high voltage amplifiers using floating low voltage structures
CN210924312U (zh) 电压基准产生电路
Aggarwal et al. A low voltage wide swing level shifted FVF based current mirror
CN111796624A (zh) 一种超高电源纹波抑制比cmos电压基准电路
CN115425931B (zh) 摆率增强电路、方法及运算放大器
Niranjan et al. Low-voltage and high-speed flipped voltage follower using DTMOS transistor
CN113093854A (zh) 电压基准产生电路
CN106026957B (zh) 一种可变增益放大器的增益dB-linear实现方法
JP5649793B2 (ja) 半導体装置
Šovcík et al. Digital methods of calibration for analog integrated circuits in nanotechnologies
CN107395163A (zh) 数字电路控制的模拟延时线电路
CN110568902B (zh) 一种基准电压源电路
CN108563276B (zh) 一种带有交叉耦合滤波网络的高速参考电压缓冲器
CN109582077B (zh) 低耗电电源启动重设电路与参考信号电路
Rodrigues et al. High speed operational amplifier using a-InGaZnO TFTs with negative capacitance
CN108362929B (zh) 双路正端电流采样模块、采样电路、开关电路及采样方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant