CN210807187U - 一种新型振荡器 - Google Patents

Abstract

本实用新型公开了一种新型振荡器，包括：五个电阻、六个NMOS管、两个电容C1、第一比较器A1、第一反相器INV1、第二反相器INV2及振荡器输出端OSC组成。本专利振荡器电路结构简单成本低，工作稳定性高，电路功耗低，反应速度快。

Description

一种新型振荡器

技术领域

本发明涉及集成电路设计领域，尤其涉及到振荡器。

背景技术

现有技术中设计可调频率及可调占空比的振荡器电路往往比较复杂，且功耗较高，在功耗与性能上很难达到一个平衡点，针对市场上同类的产品设计遇到的此类问题，就成为了本领域设计人员亟需解决的一个问题。

如图1所示，是市场上振荡器的设计常用方法电路示意图。市场上现有设计调频调占空比的振荡器往往需要两个比较器来实现，通过恒定电流I1给电容C1充电，使得比较器的一端从电压0V升到Vref电压所需的时间即为Ton或Toff时间；通过恒定电流I2给电容C2充电，使得比较器的一端从电压0V升到Vref电压所需的时间即为Toff或Ton时间，从而最后实现频率可调，占空比可调，存在调节时间长，反应不灵敏，元件多功耗大的问题。

发明内容

本专利提供的一种新型振荡器，电路结构简单成本低，调节灵活反应时间短，电路功耗低。

一种新型振荡器，包括：第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6、第一电容C1、第二电容C2、第一比较器A1、第一反相器INV1、第二反相器INV2及振荡器输出端OSC；

所述第一电阻R1的一端接电源电压VDD，R1的另一端接第一NMOS管N1的漏端，N1的栅级接第二NMOS管N2的栅级、第四NMOS管N4的栅级、第一反相器INV1的输出端及第二反相器INV2的输入端，N1的源极接第四NMOS管N4漏/源极、第五NMOS管的漏极及第一电容C1的一端，第一电容C1的另一端接地，第二电容C2的一端接电源电压，另一端接第四NMOS管N4的源/漏极、第六NMOS管N6的漏/源极及第一比较器A1的输入端，第一比较器A1的另一端输入接第二NMOS管N2的漏/源极及第三NMOS管N3的漏/源极，第一比较器的输出端接第一反相器INV1的输入端，第二反相器INV2的输出端接第五NMOS管N5的栅级、第六NMOS管N6的栅级及第三NMOS管N3的栅级，第二NMOS管N2的源/漏极接第五电阻R5的一端及第四电阻R4的一端，第五电阻R5的另一端接电源电压VDD，第三NMOS管N3的源/漏极接第四电阻R4的另一端及第三电阻R3的一端，R3的另一端接地，第五NMOS管N5的源极接地，第六NMOS管N6的源/漏极接第二电阻R2的一端，第二电阻R2的另一端接地。

进一步，根据设计需要选择调整电阻R1与R2的阻值、或者调整电容C1与C2的容值来控制振荡器的频率及占空比。所述振荡器设置在芯片中，组成多功能电路芯片。

本专利电路的改进带来如下优点：

1、本专利振荡器，电路结构简单成本低，通过与图1现有振荡器对比可发现，本专利实现同种功能的振荡器可节省一个比较器，从而可直接节省掉一个比较器的功耗，比较器的功耗决定了振荡器上升沿及下降沿的速度，所需速度越快则节省的功耗越大。

2、控制调节灵活，可根据设计需要选择调整电阻R1与R2的阻值、或者调整电容C1与C2的容值来控制振荡器的频率及占空比。

附图说明

图1是市场上现有振荡器的设计常用方法电路示意图。

图2是本实用新型中一种新型振荡器的电路示意图。

图3是本实用新型中一种新型振荡器OSC输出为高电平时的电路原理图。

图4是本实用新型中一种新型振荡器OSC输出为低电平时的电路原理图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本专利作进一步地详细描述。

如图2-4所示，本专利提供一种新型振荡器，包括：第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6、第一电容C1、第二电容C2、第一比较器A1、第一反相器INV1、第二反相器INV2及振荡器输出端OSC；

所述第一电阻R1的一端接电源电压VDD，R1的另一端接第一NMOS管N1的漏端，N1的栅级接第二NMOS管N2的栅级、第四NMOS管N4的栅级、第一反相器INV1的输出端及第二反相器INV2的输入端，N1的源极接第四NMOS管N4漏/源极、第五NMOS管的漏极及第一电容C1的一端，第一电容C1的另一端接地，第二电容C2的一端接电源电压，另一端接第四NMOS管N4的源/漏极、第六NMOS管N6的漏/源极及第一比较器A1的输入端，第一比较器A1的另一端输入接第二NMOS管N2的漏/源极及第三NMOS管N3的漏/源极，第一比较器的输出端接第一反相器INV1的输入端，第二反相器INV2的输出端接第五NMOS管N5的栅级、第六NMOS管N6的栅级及第三NMOS管N3的栅级，第二NMOS管N2的源/漏极接第五电阻R5的一端及第四电阻R4的一端，第五电阻R5的另一端接电源电压VDD，第三NMOS管N3的源/漏极接第四电阻R4的另一端及第三电阻R3的一端，R3的另一端接地，第五NMOS管N5的源极接地，第六NMOS管N6的源/漏极接第二电阻R2的一端，第二电阻R2的另一端接地。

在实际的设计中可根据设计需要选择调整电阻R1与R2的阻值、或者调整电容C1与C2的容值来控制振荡器的频率及占空比。所述振荡器设置在芯片中，组成多功能电路芯片。

上电后，所述第二电容C2将其与第一比较器的一端相接的电压点电压拉高，此时第一比较器输出为高电平，从而使得第一比较器INV1输出为低电平，第二比较器INV2输出为高电平，此时第一NMOS管N1、第二NMOS管N2及第四NMOS管N4的栅极电平均为低电平，而第三NMOS管N3、第五NMOS管N5及第六NMOS管N6的栅级电平均为高电平，此时N2、N1、N4关断，N5、N6、N3导通，如图3即为此时的电路原理图。A1的正极输入端电压逐渐下降，直到降到第二电压点V2以下，此时A1输出电平为低电平，导致输出OSC信号为低电平，此时N2、N1、N4导通，N3、N5、N6关断，如图3即为此时的电路原理图。A1的正极输入端电压逐渐升高，直到升到第一电压点V1以上，此时A1输出电平为高电平，导致输出OSC信号为高电平。进而实现了振荡波形，形成振荡器。

通过与现有振荡器对比可发现，实现同种功能的振荡器可节省一个比较器，从而可直接节省掉一个比较器的功耗，比较器的功耗决定了振荡器上升沿及下降沿的速度，所需速度越快则节省的功耗越大。

如图3所示，在稳定工作后，当OSC为高后，其输入端电压经电流电容放电所得的时间即为高电平时间，起始电压为V1，充电截止电压为V2，假设Vt是t时刻电容上的电压，则放电计算公式如下：

如图4所示，在稳定工作后，当OSC为低后，其输入端电压经电流电容充电所得时间即为低电平时间，则此时充电计算公式如下：

由以上的(1)、(2)、(3)、(4)、(5)、(6)即可计算出振荡器的频率f＝1/(Ton+Toff)，振荡器的正占空比为Ton/(Ton+Toff)。功耗小，反应快。

Claims (3)

1.一种新型振荡器，其特征在于，包括：第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6、第一电容C1、第二电容C2、第一比较器A1、第一反相器INV1、第二反相器INV2及振荡器输出端OSC；

所述第一电阻R1的一端接电源电压VDD，R1的另一端接第一NMOS管N1的漏端，N1的栅级接第二NMOS管N2的栅级、第四NMOS管N4的栅级、第一反相器INV1的输出端及第二反相器INV2的输入端，N1的源极接第四NMOS管N4漏/源极、第五NMOS管的漏极及第一电容C1的一端，第一电容C1的另一端接地，第二电容C2的一端接电源电压，另一端接第四NMOS管N4的源/漏极、第六NMOS管N6的漏/源极及第一比较器A1的输入端，第一比较器A1的另一端输入接第二NMOS管N2的漏/源极及第三NMOS管N3的漏/源极，第一比较器的输出端接第一反相器INV1的输入端，第二反相器INV2的输出端接第五NMOS管N5的栅级、第六NMOS管N6的栅级及第三NMOS管N3的栅级，第二NMOS管N2的源/漏极接第五电阻R5的一端及第四电阻R4的一端，第五电阻R5的另一端接电源电压VDD，第三NMOS管N3的源/漏极接第四电阻R4的另一端及第三电阻R3的一端，R3的另一端接地，第五NMOS管N5的源极接地，第六NMOS管N6的源/漏极接第二电阻R2的一端，第二电阻R2的另一端接地。

2.根据权利要求1所述一种新型振荡器，其特征在于，根据设计需要选择调整电阻R1与R2的阻值、或者调整电容C1与C2的容值来控制振荡器的频率及占空比。

3.根据权利要求1所述一种新型振荡器，其特征在于，所述振荡器设置在芯片中。

Images