CN210805230U - 集成电路结构和存储器 - Google Patents
集成电路结构和存储器 Download PDFInfo
- Publication number
- CN210805230U CN210805230U CN202020082043.XU CN202020082043U CN210805230U CN 210805230 U CN210805230 U CN 210805230U CN 202020082043 U CN202020082043 U CN 202020082043U CN 210805230 U CN210805230 U CN 210805230U
- Authority
- CN
- China
- Prior art keywords
- input
- pad
- output circuit
- data
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dram (AREA)
Abstract
本公开提供了一种集成电路结构和存储器，涉及半导体存储器技术领域。该集成电路结构包括：焊盘区域，包括沿目标方向配置的多个信号焊盘；电路区域，设于所述焊盘区域的一侧，包括沿所述目标方向配置的且分别与各所述信号焊盘对应连接的多个输入/输出电路模块，各所述输入/输出电路模块用于实现输入信号的采样操作并将采样结果写入存储阵列，以及读出所述存储阵列存储的数据；其中，所述电路区域沿所述目标方向的尺寸小于所述焊盘区域沿所述目标方向的尺寸。本公开可以提高存储器写操作的性能。
Description
技术领域
本公开涉及半导体存储器技术领域，具体而言，涉及一种集成电路结构和存储器。
背景技术
随着存储器技术的发展，DDR4 SDRAM(Double Data Rate Fourth SynchronousDynamic Random Access Memory，第四代双倍数据率同步动态随机存取存储器)应运而生，DDR4 SDRAM具有较低的供电电压、较高的传输速率，其上的存储单元组(Bank Group)具有独立启动操作读、写等动作的特性。另外，相比于例如DDR3/DDR2的存储器，DDR4SDRAM在具有快速、省电特性的同时，还可以增强信号的完整性，提高了数据传输及存储的可靠性。
以低功耗内存芯片LPDDR4为例，在写操作的过程中，数据选通信号(DQS)与数据信号(DQ)通过近似相同长度的传输路径以近似相同的速度传送至LPDDR4中，在LPDDR4中，DQS输入电路模块将接收到的作为选通采样的DQS信号传送至DQ输入电路模块，以采集数据。由于DQS信号需要一段时间才能传送至DQ输入电路模块，这就导致DQS信号与DQ信号不同步。
为了补偿DQS信号与DQ信号的时间差，可以提前发送DQS信号。为此，JEDEC标准定义了参数tDQS2DQ，以表征提前发送的时间。
然而，tDQS2DQ往往数值较大，且易受传输路径上温度和电压的干扰，导致存储器的性能受到了影响。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
实用新型内容
本公开的目的在于提供一种集成电路结构和存储器，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的tDQS2DQ数值较大且易受传输路径上温度和电压干扰的问题。
根据本公开的第一方面，提供一种集成电路结构，包括：
焊盘区域，包括沿目标方向配置的多个信号焊盘；
电路区域，设于所述焊盘区域的一侧，包括沿所述目标方向配置的且分别与各所述信号焊盘对应连接的多个输入/输出电路模块，各所述输入/输出电路模块用于实现输入信号的采样操作并将采样结果写入存储阵列，以及读出所述存储阵列存储的数据；
其中，所述电路区域沿所述目标方向的尺寸小于所述焊盘区域沿所述目标方向的尺寸。
可选地，所述多个信号焊盘包括：
第一差分数据选通焊盘、第二差分数据选通焊盘、数据掩膜焊盘和多个数据输入/输出焊盘。
可选地，所述焊盘区域还包括：
多个电源焊盘和多个接地焊盘。
可选地，所述焊盘区域包括：
第一焊盘子区域和第二焊盘子区域，所述第一焊盘子区域与所述第二焊盘子区域包含的数据输入/输出焊盘的数量相同，且数量均为数据输入/输出焊盘总数量的一半；
其中，所述第一差分数据选通焊盘、所述第二差分数据选通焊盘和数据掩膜焊盘配置在所述第一焊盘子区域与所述第二焊盘子区域之间。
可选地，所述多个输入/输出电路模块包括：
数据选通输入/输出电路模块、数据掩膜输入/输出电路模块和多个数据输入/输出电路模块。
可选地，所述电路区域包括：
第一电路子区域和第二电路子区域，所述第一电路子区域与所述第二电路子区域包含的数据输入/输出电路模块的数量相同，且数量均为数据输入/输出电路模块总数量的一半；
其中，所述数据选通输入/输出电路模块和所述数据掩膜输入/输出电路模块配置在所述第一电路子区域与所述第二电路子区域之间。
可选地，数据选通输入/输出电路模块分别与所述第一差分数据选通焊盘和所述第二差分数据选通焊盘连接。
可选地，相邻的所述输入/输出电路模块之间的距离小于距离阈值；
其中，所述距离阈值基于所述焊盘区域沿所述目标方向的尺寸以及各所述输入/输出电路模块沿所述目标方向的尺寸而确定出。
可选地，各所述输入/输出电路模块所占区域沿所述目标方向的宽高比小于比例阈值。
根据本公开的一个方面，提供一种存储器，包括如上述任意一项所述的集成电路结构。
在本公开的一些实施例所提供的技术方案中，通过将电路区域沿目标方向的尺寸配置为小于焊盘区域沿目标方向的尺寸，相比于现有技术，一方面，减小了DQS信号传送至DQ输入电路模块的路径长度，进而减小了tDQS2DQ；另一方面，短的路径可以减轻温度和电压的干扰，极大提高温度和电压性能，也可以减少电流的消耗，有助于确保信号的完整性，进而提高存储器的性能。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1示出了一些技术的集成电路结构的示意图；
图2示出了根据本公开的示例性实施方式的集成电路结构的示意图；
图3示出了根据本公开的另一示例性实施方式的集成电路结构的示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的组元、装置等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。
此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
在例如LPDDR4的存储器执行写入操作的过程中，DQ输入电路模块可以获取DQ端口传送的信号，而这种信号由于受到寄生效应及各种干扰的影响，往往不是数字电路能够直接进行处理的信号。在这种情况下，DQ输入电路模块需要借助于DQS信号对获取的DQ信号进行采样，DQ输入电路模块将采样得到的结果写入存储阵列。
由于DQS信号和DQ信号到达LPDDR4所用的时间几乎相同，在LPDDR4内部，DQS信号还需要一段时间才能传送至DQ输入电路模块，这就造成了DQS信号与DQ信号不同步，为了避免这种情况，半导体存储器的芯片可以将DQS信号提前一个tDQS2DQ发送至LPDDR4中，使得DQS信号与DQ信号能够同步到达DQ输入电路模块，以提高DQ输入电路模块对DQ信号进行采样的准确率。
然而，tDQS2DQ容易受到LPDDR4内部工作电压或工作温度等因素的影响，为了解决这个问题，需要通过不断地检测内部工作电压、工作温度等参数的变化来调整tDQS2DQ，而检测过程耗时耗能，最终导致写入速度变慢，影响存储器的工作性能。
图1示出了一些技术的集成电路结构的示意图。在这些技术中，由于DQ输入/输出电路模块与信号焊盘在制造成配置在一起，导致获取到的DQS信号到达最两端的DQ输入/输出电路模块的路径较长，与信号焊盘所占区域的长度近似。在DQ包括DQ0至DQ7共计8位的情况下，如果对应信号焊盘间距(pad pitch)为60μm，那么DQS信号到达DQ0和DQ7输入/输出电路模块的路径之和约为1140μm。在本公开的示例性实施方式中，将该路径之和记为tDQS2DQ对应的路径。
鉴于此，如果将tDQS2DQ对应的路径缩短，那么tDQS2DQ受工作电压、工作温度等的影响也将减小，另外，路径的缩短，还可以减少电流消耗，有助于确保信号的完整性。由此，可以提高存储器的写入性能。
下面将参考图2对本公开一个示例性实施方式的集成电路结构进行说明。
参考图2，集成电路结构可以包括焊盘区域21和电路区域22。
焊盘区域21包括沿目标方向配置的多个信号焊盘，其中，信号焊盘指的是与各数据信号端口对应的焊盘，可以包括但不限于多个数据输入/输出焊盘、第一差分数据选通焊盘、第二差分数据选通焊盘和数据掩膜焊盘。
针对多个数据输入/输出焊盘，以DQ包括DQ0至DQ7共计8位为例，多个数据输入/输出焊盘包括与DQ0焊盘、DQ1焊盘、DQ2焊盘、DQ3焊盘、DQ4焊盘、DQ5焊盘、DQ6焊盘和DQ7焊盘。然而，应当理解的是，存储器类型的不同，多个数据输入/输出焊盘还可以包括DQ0至DQ15共计16个焊盘等，本公开对此不做限制。
数据输入/输出焊盘执行写入与读出操作于一体。在执行写入操作的过程中，数据输入/输出焊盘通过引线从引脚(pin)接收数据信号，并将数据信号发送给对应的电路模块；在执行读出操作的过程中，数据输入/输出焊盘接收来自对应电路模块的数据信号，并将该信号通过引脚发送出。
针对差分数据选通焊盘，在DDR4以上的存储器中，可以包括第一差分数据选通焊盘(记为DQS_t焊盘)和第二差分数据选通焊盘(记为DQS_c焊盘)。第一差分数据选通焊盘接收到的信号与第二差分数据选通焊盘接收到的信号幅值相同、相位相反。在利用差分信号进行采样的过程中，两个差分信号交叉的时间点可以例如是采样的时间点，据此对数据信号进行采样。
针对数据掩膜焊盘(DM焊盘)，可以输入有用于执行部分写入功能的掩码信号。当接收到的掩码信号为低电平时，输入数据对应的位将被丢弃。
此外，焊盘区域21还可以包括多个电源焊盘(VDDQ焊盘)和多个接地焊盘(VSSQ焊盘)，用于提供电源和接地端。
根据本公开的一个实施例，焊盘区域21可以包括第一焊盘子区域211和第二焊盘子区域212。第一焊盘子区域211包含的数据输入/输出焊盘的数量与第二焊盘子区域212包含的数据输入/输出焊盘的数量相同，且数量均为数据输入/输出焊盘总数量的一半。例如，第一焊盘子区域211包括DQ0焊盘、DQ1焊盘、DQ2焊盘和DQ3焊盘，第二焊盘子区域212包括DQ4焊盘、DQ5焊盘、DQ6焊盘和DQ7焊盘。
在这种情况下，第一差分数据选通焊盘、第二差分数据选通焊盘和数据掩膜焊盘可以配置在第一焊盘子区域211与第二焊盘子区域212之间，以便差分数据选通信号更容易对各DQ输入电路模块进行路径匹配，避免出现距离相差过大的问题。
应当理解的是，根据本公开的另一些实施例，第一差分数据选通焊盘、第二差分数据选通焊盘和数据掩膜焊盘中的任意一个均可以配置于焊盘区域21的一侧，并对其相对于各数据输入/输出焊盘的位置不做限制。
针对电路区域22，其设于焊盘区域21的一侧，也就是说，电路区域22与焊盘区域21是没有重叠区域的两个区域。与焊盘区域21中多个信号焊盘对应的，电路区域22包括沿目标方向配置的多个输入/输出电路模块，各输入/输出电路模块通过金属线与对应的信号焊盘连接。各输入/输出电路模块在执行写入操作时，用于对输入信号的采样操作，并将采样的结果写入存储阵列；各输入/输出电路模块在执行读出操作时，用于读出存储阵列存储的数据。
其中，多个输入/输出电路模块可以包括多个数据输入/输出电路模块、数据选通输入/输出电路模块和数据掩膜输入/输出电路模块。
针对多个数据输入/输出电路模块，与上述多个数据输入/输出焊盘对应的，多个数据输入/输出电路模块可以包括DQ0输入/输出电路模块、DQ1输入/输出电路模块、DQ2输入/输出电路模块、DQ3输入/输出电路模块、DQ4输入/输出电路模块、DQ5输入/输出电路模块、DQ6输入/输出电路模块和DQ7输入/输出电路模块。
各DQ输入/输出电路模块可以用于接收对应DQ输入/输出焊盘发送的数据信号，并响应数据选通信号对该数据信号进行采样，以将采样结果写入存储阵列。
数据选通输入/输出电路模块可以用于将数据选通信号发送给各DQ输入/输出电路模块。
数据掩膜输入/输出电路模块可以用于获取掩码信息，并执行对应的部分写操作。
根据本公开的一个实施例，电路区域22包括第一电路子区域221和第二电路子区域222。第一电路子区域221包含的数据输入/输出电路模块的数量与第二电路子区域222包含的数据输入/输出电路模块的数量相同，且数量均为数据输入/输出电路模块总数量的一半。例如，第一电路子区域221包括DQ0输入/输出电路模块、DQ1输入/输出电路模块、DQ2输入/输出电路模块和DQ3输入/输出电路模块，第二电路子区域222包括DQ4输入/输出电路模块、DQ5输入/输出电路模块、DQ6输入/输出电路模块和DQ7输入/输出电路模块。
在这种情况下，数据选通输入/输出电路模块和数据掩膜输入/输出电路模块配置在第一电路子区域221与第二电路子区域222之间。
另外，参考图2，数据选通输入/输出电路模块可以通过金属线与第一差分数据选通焊盘和第二差分数据选通焊盘连接。
在本公开的示例性实施方式中，电路区域22沿目标方向的尺寸小于焊盘区域21沿目标方向的尺寸。如上所述，电路区域22沿目标方向的尺寸指的是，电路区域22沿配置多个输入/输出电路模块的方向的长度，也就是说，tDQS2DQ对应的路径长度。
将电路区域22沿目标方向的尺寸配置为小于焊盘区域21沿目标方向的尺寸，一方面，减小了DQS信号传送至DQ输入/输出电路模块的路径长度，进而减小了tDQS2DQ；另一方面，短的路径可以减轻温度和电压的干扰，极大提高温度和电压性能，也可以减少电流的消耗，有助于确保信号的完整性，进而提高存储器的性能。
根据本公开的一些实施例，在电路区域22中，相邻的输入/输出电路模块之间的距离小于距离阈值。其中，该距离阈值可以根据焊盘区域21沿目标方向的尺寸以及各输入/输出电路模块沿目标方向的尺寸而确定出，以使电路区域22沿目标方向的尺寸小于焊盘区域21沿目标方向的尺寸。应当注意的是，各相邻的输入/输出电路模块之间的距离可以相同，也可以不同。
如图2所示，各相邻的输入/输出电路模块之间可以存在间隙，以避免各模块之间相互干扰。
此外，针对电路区域沿目标方向的尺寸，可以设置地更小。
参考图3，焊盘区域31与图2中焊盘区域21相同，不再赘述。针对电路区域32，各相邻的输入/输出电路模块之间的距离可以尽可能小，也就是说，上述距离阈值可以被配置为尽可能小。如图3所示配置为紧邻的结构，进一步缩短tDQS2DQ对应的路径长度的同时，又可以在制造过程中节省更多空间。
就图3所示的示例性结构而言，tDQS2DQ对应的路径约为700μm，相比于图1一些技术中的1140μm，路径长度大大减小。
根据本公开的一些实施例，在图2或图3所示的集成电路结构中，各输入/输出电路模块所占区域沿目标方向的宽高比小于比例阈值。具体的，可以将各输入/输出电路模块沿目标方向的长度配置为较短，为了不影响模块的功能，在这种情况下，可以适当增加各输入/输出电路模块沿与目标方向垂直的方向上的长度。本公开对该比例阈值的具体取值不做限制。
另外，参考图2或图3，本公开实施例中，从焊盘到输入/输出电路模块的金属线可以被配置为很窄，由此，不需要大的电流驱动，并可以减少输入电容。
本公开还提供了一种存储器，该存储器包括上面所述的任意一种集成电路结构。
应当理解的是，本公开对存储器的类型不做限制，可以是例如LPDDR4的DDR4SDRAM，也可以是DDR5存储器等。
本领域技术人员在考虑说明书及实践这里公开的实用新型后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。
Claims (10)
1.一种集成电路结构，其特征在于，包括：
焊盘区域，包括沿目标方向配置的多个信号焊盘；
电路区域，设于所述焊盘区域的一侧，包括沿所述目标方向配置的且分别与各所述信号焊盘对应连接的多个输入/输出电路模块，各所述输入/输出电路模块用于实现输入信号的采样操作并将采样结果写入存储阵列，以及读出所述存储阵列存储的数据；
其中，所述电路区域沿所述目标方向的尺寸小于所述焊盘区域沿所述目标方向的尺寸。
2.根据权利要求1所述的集成电路结构，其特征在于，所述多个信号焊盘包括：
第一差分数据选通焊盘、第二差分数据选通焊盘、数据掩膜焊盘和多个数据输入/输出焊盘。
3.根据权利要求2所述的集成电路结构，其特征在于，所述焊盘区域还包括：
多个电源焊盘和多个接地焊盘。
4.根据权利要求2所述的集成电路结构，其特征在于，所述焊盘区域包括：
第一焊盘子区域和第二焊盘子区域，所述第一焊盘子区域与所述第二焊盘子区域包含的数据输入/输出焊盘的数量相同，且数量均为数据输入/输出焊盘总数量的一半；
其中，所述第一差分数据选通焊盘、所述第二差分数据选通焊盘和数据掩膜焊盘配置在所述第一焊盘子区域与所述第二焊盘子区域之间。
5.根据权利要求4所述的集成电路结构，其特征在于，所述多个输入/输出电路模块包括：
数据选通输入/输出电路模块、数据掩膜输入/输出电路模块和多个数据输入/输出电路模块。
6.根据权利要求5所述的集成电路结构，其特征在于，所述电路区域包括：
第一电路子区域和第二电路子区域，所述第一电路子区域与所述第二电路子区域包含的数据输入/输出电路模块的数量相同，且数量均为数据输入/输出电路模块总数量的一半；
其中，所述数据选通输入/输出电路模块和所述数据掩膜输入/输出电路模块配置在所述第一电路子区域与所述第二电路子区域之间。
7.根据权利要求5所述的集成电路结构，其特征在于，数据选通输入/输出电路模块分别与所述第一差分数据选通焊盘和所述第二差分数据选通焊盘连接。
8.根据权利要求1至7中任一项所述的集成电路结构，其特征在于，相邻的所述输入/输出电路模块之间的距离小于距离阈值；
其中，所述距离阈值基于所述焊盘区域沿所述目标方向的尺寸以及各所述输入/输出电路模块沿所述目标方向的尺寸而确定出。
9.根据权利要求1至7中任一项所述的集成电路结构，其特征在于，各所述输入/输出电路模块所占区域沿所述目标方向的宽高比小于比例阈值。
10.一种存储器，其特征在于，包括如权利要求1至9中任一项所述的集成电路结构。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020082043.XU CN210805230U (zh) | 2020-01-14 | 2020-01-14 | 集成电路结构和存储器 |
| EP20914624.0A EP3923285B1 (en) | 2020-01-14 | 2020-06-28 | Integrated circuit structure and memory |
| PCT/CN2020/098521 WO2021143050A1 (zh) | 2020-01-14 | 2020-06-28 | 集成电路结构和存储器 |
| US17/197,051 US11367478B2 (en) | 2020-01-14 | 2021-03-10 | Integrated circuit structure and memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020082043.XU CN210805230U (zh) | 2020-01-14 | 2020-01-14 | 集成电路结构和存储器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210805230U true CN210805230U (zh) | 2020-06-19 |
Family
ID=71227000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202020082043.XU Active CN210805230U (zh) | 2020-01-14 | 2020-01-14 | 集成电路结构和存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210805230U (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113129942A (zh) * | 2020-01-14 | 2021-07-16 | 长鑫存储技术有限公司 | 集成电路结构和存储器 |
| WO2021143050A1 (zh) * | 2020-01-14 | 2021-07-22 | 长鑫存储技术有限公司 | 集成电路结构和存储器 |
| WO2021143069A1 (zh) * | 2020-01-14 | 2021-07-22 | 长鑫存储技术有限公司 | 集成电路结构和存储器 |
| US11367478B2 (en) | 2020-01-14 | 2022-06-21 | Changxin Memory Technologies, Inc. | Integrated circuit structure and memory |
| JP2023508698A (ja) * | 2020-08-26 | 2023-03-03 | チャンシン メモリー テクノロジーズ インコーポレイテッド | インタフェース回路、データ伝送回路及びメモリ |
-
2020
- 2020-01-14 CN CN202020082043.XU patent/CN210805230U/zh active Active
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113129942A (zh) * | 2020-01-14 | 2021-07-16 | 长鑫存储技术有限公司 | 集成电路结构和存储器 |
| WO2021143050A1 (zh) * | 2020-01-14 | 2021-07-22 | 长鑫存储技术有限公司 | 集成电路结构和存储器 |
| WO2021143069A1 (zh) * | 2020-01-14 | 2021-07-22 | 长鑫存储技术有限公司 | 集成电路结构和存储器 |
| US11367478B2 (en) | 2020-01-14 | 2022-06-21 | Changxin Memory Technologies, Inc. | Integrated circuit structure and memory |
| US11450361B2 (en) | 2020-01-14 | 2022-09-20 | Changxin Memory Technologies, Inc. | Integrated circuit structure and memory |
| JP2023508698A (ja) * | 2020-08-26 | 2023-03-03 | チャンシン メモリー テクノロジーズ インコーポレイテッド | インタフェース回路、データ伝送回路及びメモリ |
| JP7320139B2 (ja) | 2020-08-26 | 2023-08-02 | チャンシン メモリー テクノロジーズ インコーポレイテッド | インタフェース回路、データ伝送回路及びメモリ |
| US11842792B2 (en) | 2020-08-26 | 2023-12-12 | Changxin Memory Technologies, Inc. | Interface circuit, data transmission circuit, and memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN210805230U (zh) | 集成电路结构和存储器 | |
| CN210805229U (zh) | 集成电路结构和存储器 | |
| KR100261640B1 (ko) | 동기형 다이나믹형 반도체 기억 장치 | |
| US6937494B2 (en) | Memory module, memory chip, and memory system | |
| JP4309368B2 (ja) | 半導体記憶装置 | |
| US5880987A (en) | Architecture and package orientation for high speed memory devices | |
| KR20120119960A (ko) | 마이크로 범프 연결성을 테스트할 수 있는 반도체 장치 | |
| US6111795A (en) | Memory device having row decoder | |
| US11056171B1 (en) | Apparatuses and methods for wide clock frequency range command paths | |
| KR20070007513A (ko) | 메모리 모듈 및 이를 구비하는 메모리 시스템 | |
| JP2008234818A (ja) | 半導体メモリ装置 | |
| US20240221818A1 (en) | Apparatuses and methods for input receiver circuits and receiver masks for same | |
| US6212091B1 (en) | Semiconductor memory device having a shielding line | |
| CN113192541B (zh) | 集成电路结构和存储器 | |
| CN113129942A (zh) | 集成电路结构和存储器 | |
| US11450361B2 (en) | Integrated circuit structure and memory | |
| WO2021143050A1 (zh) | 集成电路结构和存储器 | |
| US20220293163A1 (en) | Column selector architecture with edge mat optimization | |
| US11367478B2 (en) | Integrated circuit structure and memory | |
| EP3923285B1 (en) | Integrated circuit structure and memory | |
| US11289135B1 (en) | Precharge timing control | |
| WO2021034431A1 (en) | Methods for providing device status in response to read commands directed to write-only mode register bits and memory devices and systems employing the same | |
| US20210103533A1 (en) | Memory system and memory chip | |
| US20230154509A1 (en) | Memory device, method of driving the memory device, and method of driving host device | |
| US10418081B1 (en) | Apparatuses and methods for providing voltages to conductive lines between which clock signal lines are disposed |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |