CN210692524U - 芯片、基板、芯片封装组件及摄像模组 - Google Patents
芯片、基板、芯片封装组件及摄像模组 Download PDFInfo
- Publication number
- CN210692524U CN210692524U CN201920847127.5U CN201920847127U CN210692524U CN 210692524 U CN210692524 U CN 210692524U CN 201920847127 U CN201920847127 U CN 201920847127U CN 210692524 U CN210692524 U CN 210692524U
- Authority
- CN
- China
- Prior art keywords
- chip
- substrate
- outer side
- terminal
- open slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10156—Shape being other than a cuboid at the periphery
Landscapes
- Studio Devices (AREA)
Abstract
本实用新型涉及一种芯片、基板、芯片封装组件及摄像模组。该芯片,包括:第一本体,包括相对的第一、第二表面及外侧面;第一焊接端子,设于外侧面上;当芯片封装于开设有开口槽的基板时,芯片的外侧面与基板的内侧面相互配合,以通过位于周向上的相互配合的抵接力来使得芯片支撑于基板上,且第一焊接端子与设于开口槽的内侧面上的第二焊接端子抵接并电连接。上述芯片与对应的基板封装时,可以省略在芯片的第一焊接端子与基板的第二焊接端子之间打金线的步骤,避免弧形的金线占据芯片封装组件的空间。而且芯片与基板通过位于周向上的相互配合的抵接力来使得芯片支撑于基板上,更利于获得厚度较小的芯片封装组件。
Description
技术领域
本实用新型涉及芯片技术领域,特别是涉及一种芯片、基板、芯片封装组件及摄像模组。
背景技术
芯片,被誉为电子产品的心脏。近年来,随着电子产品市场对电子设备小型化、高性能和高可靠性的需求越趋强烈,对芯片封装不断提出新的要求。芯片封装进一步向小型化、超薄化、集成化、高性能化方向发展。目前市场主流封装方式有COB(Chip on Board)封装、FC(Flip Chip)封装等。
如图1所示,COB封装是直接将芯片2通过导电/导热胶粘贴在基板1上,然后采用Bonder机将金属丝3分别与芯片2和基板1对应的焊接端子(引脚) 键合,COB封装价格低廉,尺寸小,工艺成熟。由于传统COB封装是将芯片直接贴装于基板上,采用金属丝键合,因此,传统COB封装需要为芯片本身的厚度以及金属丝预留空间位置,难以实现超薄化。
实用新型内容
基于此,有必要针对传统COB封装无法克服芯片本身的厚度以及需要为金属丝预留空间位置,难以实现超薄化的问题,提供一种芯片、基板、芯片封装组件及摄像模组。
一种芯片,包括:
第一本体,包括相对的第一表面及第二表面,以及连接所述第一表面与所述第二表面的外侧面;以及
第一焊接端子,设于所述外侧面上;
其中,当所述芯片封装于开设有开口槽的基板时,所述芯片的外侧面与所述基板的内侧面相互配合,以通过位于周向上的相互配合的抵接力来使得所述芯片支撑于所述基板上,且所述第一焊接端子与设于所述开口槽的内侧面上的第二焊接端子相互抵接并电连接。
上述芯片与对应的基板封装时,可以省略在芯片的第一焊接端子与基板的第二焊接端子之间打金线的步骤,避免弧形的金线占据芯片封装组件的空间,从而在基板上组装其他元件时,不需要预留避让金线的安全间距,利于获得小型化的电子设备。而且芯片与基板通过位于周向上的相互配合的抵接力来使得芯片支撑于基板上,相对于在基板上预留承载芯片的支撑层(例如,容置芯片的开口槽为一端开口一端封闭的结构,封闭端即为支撑层)来使得芯片支撑于基板上,更利于获得厚度较小的芯片封装组件。
在其中一个实施例中,所述外侧面的数目为多个,多个所述外侧面首尾相连环绕一周,其中,设置有所述第一焊接端子的外侧面为功能外侧面,所述功能外侧面为斜面。斜面状的功能外侧面相对于竖直状的功能外侧面,具有导向作用,更利于组装芯片与基板,且更利于芯片与基板电导通以及使得芯片支撑于基板上,而且还可以增加设置第一焊接端子的外侧面的面积。
在其中一个实施例中,所述第一表面与所述第二表面为形状相同的多边形,且所述第一表面的多条边线分别与所述第二表面的多条边线对应,所述功能外侧面与所述第一表面的交线的长度大于所述功能外侧面与所述第二表面的交线的长度;所述功能外侧面与所述第一表面的夹角为第一夹角,所述第一夹角大于等于45°且小于90°。如此,更利于芯片与基板电导通以及使得芯片支撑于基板上,而且可以确保第二表面具有合适的面积的大小。
在其中一个实施例中,所述第一表面与所述第二表面为形状相同的多边形,且所述第一表面的多条边线分别与所述第二表面的多条边线对应,所述功能外侧面与所述第一表面的交线的长度大于所述功能外侧面与所述第二表面的交线的长度;所述芯片为感光芯片,所述第一表面为所述芯片的感光面。如此,便于获得面积较大的感光面。
在其中一个实施例中,所述第一表面与所述第二表面为形状相同的多边形,且所述第一表面的多条边线分别与所述第二表面的多条边线对应,所述功能外侧面与所述第一表面的交线的长度大于所述功能外侧面与所述第二表面的交线的长度;多个所述外侧面均为所述功能外侧面。多个外侧面均为功能外侧面,可以具有足够的设置第一焊接端子的外侧面。
在其中一个实施例中,所述第一焊接端子内嵌于所述第一本体内,且所述第一焊接端子具有外露于所述外侧面的第一端子面,所述第一端子面和与其所在的所述外侧面共平面,所述第一端子面用于与所述开口槽的内侧面上的第二焊接端子抵接并电连接。如此,当第一焊接端子与第二焊接端子抵接时,多个外侧面分别与多个内侧面抵接(相互配合)。此时,芯片与基板的抵接面积从第一焊接端子与第二焊接端子的抵接面积扩大至多个外侧面与多个内侧面的抵接面积,从而使得芯片与基板之间的连接更牢固。
在其中一个实施例中,所述芯片还包括凸设于所述第一端子面上的焊接凸点,所述焊接凸点用于与所述开口槽的内侧面上的第二焊接端子抵接并电连接。如此,更便于第一焊接端子通过焊接凸点与第二焊接端子抵接并电连接。
一种基板,包括:
第二本体,包括相对的第三表面及第四表面,所述第四表面开设有用于封装芯片的开口槽;以及
第二焊接端子,设于所述开口槽的内侧面上;
其中,当所述芯片封装于所述开口槽时,所述芯片的外侧面与所述基板的内侧面相互配合,以通过位于周向上的相互配合的抵接力来使得所述芯片支撑于所述基板上,且所述第二焊接端子与设于所述芯片的外侧面上的第一焊接端子抵接并电连接。
上述基板与对应的芯片封装时,可以省略在芯片的第一焊接端子与基板的第二焊接端子之间打金线的步骤,避免弧形的金线占据芯片封装组件的空间,从而在基板上组装其他元件时,不需要预留避让金线的安全间距,利于获得小型化的电子设备。而且芯片与基板通过位于周向上的相互配合的抵接力来使得芯片支撑于基板上,相对于在基板上预留承载芯片的支撑层(例如,容置芯片的开口槽为一端开口一端封闭的结构,封闭端即为支撑层)来使得芯片支撑于基板上,更利于获得厚度较小的芯片封装组件。
在其中一个实施例中,所述开口槽为通孔。此时,基板的厚度可以等于芯片的厚度,从而使得芯片封装组件的厚度由厚度较小的芯片决定,进而可以获得厚度较小的芯片封装组件。
在其中一个实施例中,所述开口槽为盲孔,即所述芯片内置于所述基板的盲孔内,这样芯片的一面被基板支撑,可以提高支撑强度。
在其中一个实施例中,所述内侧面的数目为多个,多个所述内侧面首尾相连环绕一周,其中,设置有所述第二焊接端子的内侧面为支撑内侧面,所述支撑内侧面为斜面。斜面状的支撑内侧面相对于竖直状的支撑内侧面,具有导向作用,更利于组装芯片与基板,且更利于芯片与基板电导通以及使得芯片支撑于基板上,而且还可以增加设置第二焊接端子的内侧面的面积。
在其中一个实施例中,在所述第四表面至所述第三表面的排布方向上,所述支撑内侧面朝向外侧倾斜,所述支撑内侧面与所述第三表面的夹角为第二夹角,所述第二夹角大于等于45°且小于90°。
在其中一个实施例中,多个所述内侧面均为所述支撑内侧面。
在其中一个实施例中,所述第二焊接端子内嵌于所述第二本体内,且所述第二焊接端子具有外露于所述内侧面的第二端子面,所述第二端子面和与其所在的所述内侧面共平面,所述第二端子面用于与设于所述芯片的外侧面上的第一焊接端子抵接并电连接。
一种芯片封装组件,包括:
上述的芯片;以及
上述的基板;
其中,所述芯片封装于所述开口槽,所述芯片的外侧面与所述基板的内侧面相互配合,并通过位于周向上的相互配合的抵接力来使得所述芯片支撑于所述基板上,且所述第二焊接端子与设于所述芯片的外侧面上的第一焊接端子抵接并电连接,所述第一表面与所述第四表面位于同侧,所述第二表面与所述第三表面位于同侧。
在其中一个实施例中,所述芯片封装组件还包括绝缘密封胶,所述绝缘密封胶设于所述第一本体的所述第一表面与所述第二表面中的至少一者的外周边缘,以使得所述第一表面与所述第二表面中的至少一者的外周边缘与所述开口槽的开口端密封,进而令所述芯片与所述基板粘接固定。
在其中一个实施例中,所述芯片的第一表面及第二表面均位于所述开口槽内。
一种芯片封装组件的封装方法,包括如下步骤:
提供上述的芯片及上述的基板;
将所述芯片插入至所述开口槽的预设位置,以使得所述第一焊接端子与所述第二焊接端子相互抵接并电连接;以及
在外力及加热的作用下维持所述芯片在所述预设位置一预定段时间,以在撤除所述外力及加热后,所述芯片稳定维持在所述预设位置。
在其中一个实施例中,在维持所述芯片在所述预设位置一预定时间的步骤中,在外力、加热及超声波振动的作用下维持所述预设位置一预定时间,所述外力与所述加热中的至少一者与所述超声波振动同时进行,以在撤除所述外力、所述加热及所述超声波振动后,所述芯片稳定维持在所述预设位置。
在其中一个实施例中,在撤除所述外力及加热后,采用绝缘密封胶密封所述芯片的外周边缘与所述开口槽的开口端,进而令所述芯片与所述基板粘接固定。
为了展示本实用新型一种芯片、基板、芯片封装组件及其封装方法的应用效果,基于此,本实用新型同时提出了一种摄像模组。
一种摄像模组,包括:
上述的芯片封装组件,所述芯片为感光芯片,所述第一表面为所述感光芯片的感光面;
支架,设于所述基板的所述第四表面上,所述支架为两端开口的中空结构,所述芯片位于所述支架内;以及
镜头组件,设于所述支架远离所述基板的一端。
附图说明
图1为COB封装的芯片封装组件的结构示意图;
图2为本实用新型一实施例提供的芯片封装组件的结构示意图;
图3为图2所示的芯片封装组件沿A-A线的剖面示意图;
图4为图3中的芯片封装组件的B处的局部放大图;
图5为图2所示的芯片封装组件的芯片的结构示意图;
图6为图2所示的芯片封装组件的基板的结构示意图;
图7为本实用新型一实施例提供的芯片封装组件的封装方法的流程图;
图8为本实用新型一实施例提供的摄像模组的剖面示意图。
具体实施方式
为了便于理解本实用新型,下面将参照相关附图对本实用新型进行更全面的描述。附图中给出了本实用新型的较佳的实施例。但是,本实用新型可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本实用新型的公开内容的理解更加透彻全面。
需要说明的是,当元件被称为“固定于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义,本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文中在本实用新型的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本实用新型。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
如图2-图4所示,本实用新型一实施例提供的芯片封装组件10,包括芯片 100与基板200,其中,芯片100的第一焊接端子120位于芯片100的外侧面116 上,基板200开设有容置芯片100的开口槽230,基板200的第二焊接端子220 位于开口槽230的内侧面232上。当芯片100封装于开口槽230时,芯片100 的外侧面116与开口槽230的内侧面232相互配合,并通过位于周向上的相互配合的抵接力来使得芯片100支撑于基板200上,且第一焊接端子120与第二焊接端子220相互抵接并电连接,从而实现芯片100与基板200电导通。
上述芯片封装组件10相对于传统的芯片封装组件省略了在芯片100的第一焊接端子120与基板200的第二焊接端子220之间打金线的步骤,可以避免弧形的金线占据芯片封装组件10的空间,从而在基板200上组装其他元件时,不需要预留避让金线的安全间距,利于获得小型化的电子设备。
而且芯片100与基板200通过位于周向上的相互配合的抵接力来使得芯片 100支撑于基板200上,相对于在基板200上预留承载芯片100的支撑层(例如,容置芯片的开口槽为一端开口一端封闭的结构,封闭端即为支撑层)来使得芯片100支撑于基板200上,更利于获得厚度较小的芯片封装组件10。
例如,当在基板200上预留承载芯片100的支撑层时,若需要芯片100完全收容于基板200内,则基板200的厚度需要大于芯片100的厚度,而通过位于周向上的相互配合的抵接力来使得芯片100支撑于基板200上,若需要芯片100完全收容于基板200内,开口槽230可以为两端开口的结构(此时,开口槽 230即为通孔),基板200的厚度可以等于芯片100的厚度,从而使得芯片封装组件10的厚度由厚度较小的芯片100决定,进而可以获得厚度较小的芯片封装组件10。同时,根据产品实际应用需要,开口槽230也可以为一端开口一端封闭的结构(此时,开口槽230即为盲孔),从而开口槽230的封闭端可以作为支撑层结构,以提高支撑强度及提高可靠性。
如图3及图4所示,芯片100包括第一本体110及第一焊接端子120。第一本体110包括相对的第一表面112及第二表面114,以及连接第一表面112与第二表面114的外侧面116。第一焊接端子120设于外侧面116上。基板200包括第二本体210及第二焊接端子220。第二本体210包括相对的第三表面212及第四表面214,第四表面214开设有用于封装芯片100的开口槽230。第二焊接端子220设于开口槽230的内侧面232上。
在一些实施例中,芯片100的外侧面116的形状与基板200的内侧面232 的形状匹配,以实现芯片100与基板200相互配合、可靠支撑与连接。
在一些实施例中,芯片100可以为高度较小的圆柱体结构,此时,外侧面 116为环绕第一本体110一周的弧面。相应地,开口槽230的内侧面232为环绕第一本体110一周的弧面。
在一些实施例中,如图5所示,第一表面112与第二表面114为形状相同的多边形,且第一表面112的多条边线分别与第二表面114的多条边线对应。在图5所示实施例中,第一表面112与第二表面114均为方形,第一表面112 的四条边线分别与第二表面114的四条边线平行对应。
外侧面116的数目为多个(外侧面116的数目与多边形的边数相同),多个外侧面116首尾相连环绕第一本体110一周。相应地,如图6所示,内侧面232 的数目为多个,多个内侧面232首尾相连环绕第一本体110一周。
同时参考图5和图6,设置有第一焊接端子120的外侧面116为功能外侧面 116a,设置有第二焊接端子220的内侧面232为支撑内侧面232a。
在一些实施例中,如图5所示,多个外侧面116均为功能外侧面116a,也即第一焊接端子120的数目大于等于外侧面116的数目。在图5所示实施例中,外侧面116的数目为四个,四个外侧面116上均设置有四个第一焊接端子120,也即四个外侧面116均为功能外侧面116a,第一焊接端子120的数目为十六个。多个外侧面116均为功能外侧面116a,可以具有足够的设置第一焊接端子120 的外侧面116。
在手机的摄像模组等小型化电子设备中,第一本体110的厚度通常很小,当外侧面116为竖直面时,会导致沿竖直方向延伸的、排布于外侧面116上的第一焊接端子120的长度非常小,此时,可以考虑使第一焊接端子120沿水平方向延伸,使得第一焊接端子120在宽度不变的前提下,具有较长的长度,但这样会导致单一外侧面116上的第一焊接端子120的数目减少。而设置多个外侧面116均为功能外侧面116a,可以确保第一焊接端子120的总数目不减少。
相应地,如图6所示,在一些实施例中,多个内侧面232均为支撑内侧面 232a。如此,可以具有足够的设置第二焊接端子220的内侧面232。
在一些实施例中,如图5所示,功能外侧面116a为斜面。斜面状的功能外侧面116a相对于竖直状的功能外侧面,具有导向作用,更利于组装芯片100与基板200,且更利于芯片100与基板200电导通以及使得芯片100支撑于基板 200上,而且还可以增加设置第一焊接端子120的外侧面116的面积。相应地,如图6所示,在一些实施例中,支撑内侧面232a为斜面。
在一些实施例中,如图5所示,功能外侧面116a与第一表面112的交线的长度大于功能外侧面116a与第二表面114的交线的长度,也即第一本体110位于第一表面112的一端的尺寸大于第一本体110位于第二表面114的一端的尺寸。在一些实施例中,芯片110为摄像模组的感光芯片,第一表面112为感光芯片的感光面。如此,便于获得面积较大的感光面。
在一些实施例中,如图4所示,功能外侧面116a与第一表面112的夹角为第一夹角α,第一夹角α大于等于45°且小于90°。如此,更利于芯片100与基板200电导通以及使得芯片100支撑于基板200上,而且可以确保第二表面114 具有合适的面积的大小。
相应地,如图4所示,在第四表面214至第三表面212的排布方向上,支撑内侧面232a朝向外侧倾斜。在一些实施例中,第四表面214用于承载摄像模组的支架。
在一些实施例中,支撑内侧面232a与第三表面212的夹角为第二夹角β,第二夹角β大于等于45°且小于90°。在一些实施例中,第一夹角α与第二夹角β相等,也即功能外侧面116a与支撑内侧面232a平行。在一些实施例中,第一夹角α与第二夹角β均为45°。
在组装芯片封装组件10时,先将图5所示的芯片100旋转180°,使得芯片 100的第一本体110的第二表面114朝向图6所示的基板200,此时,在第四表面214至第三表面212的排布方向上,功能外侧面116a及支撑内侧面232a均向外倾斜,再将芯片100插入基板200的开口槽230内,从而使得第一焊接端子 120与第二焊接端子220抵接并电连接。
在一些实施例中,如图5所示,当多个外侧面116均为功能外侧面116a时,多个功能外侧面116a均为斜面,在第二表面114至第一表面112的方向上,多个功能外侧面116a均朝向内侧倾斜(将图5所示的芯片100旋转180°后,也即在第一表面112至第二表面114的方向上,多个功能外侧面116a均朝向外侧倾斜),且倾斜角度均相同,也即多个功能外侧面116a与第一表面112的夹角均为第一夹角α。
相应地,如图6所示,当多个内侧面232均为支撑内侧面232a时,多个支撑内侧面232a均为斜面,均在第四表面214至第三表面212的排布方向上朝向外侧倾斜,从而当开口槽230为通孔时,也即当开口槽230贯穿第三表面212 与第四表面214时,开口槽230包括位于第三表面212的第一开口2122以及位于第四表面214的第二开口2142,第二开口2142的尺寸大于第一开口2122的尺寸。在一些实施例中,开口槽230可以不贯穿第三表面212,此时,开口槽 230为盲孔。
在一些实施例中,当多个外侧面116中的若干个为功能外侧面116a,而剩余的若干个为非功能外侧面,非功能外侧面可以为斜面,也可以为竖直面。相应地,多个内侧面232中的若干个为支撑内侧面232a,而剩余的若干个为非支撑内侧面,非支撑内侧面可以为斜面,也可以为竖直面。当第一焊接端子120 与第二焊接端子220抵接时,非功能外侧面与对应的非支撑内侧面抵接。如此,芯片100与基板200的抵接面积从第一焊接端子120与第二焊接端子220的抵接面积扩大至非功能外侧面与对应的非支撑内侧面的抵接面积,从而使得芯片100与基板200之间的连接更牢固。
在一些实施例中,如图5所示,第一焊接端子120具有外露于外侧面116 的第一端子面122,第一端子面122用于与开口槽230的内侧面232上的第二焊接端子220抵接并电连接。在一些实施例中,第一焊接端子120内嵌于第一本体110内,且第一端子面122和与其所在的外侧面116共平面,也即第一端子面122和与其所在的外侧面116齐平,从整体来看,可以认为第一端子面122 为外侧面116的一部分。其中,当外侧面116为弧面时,第一端子面122为弧面。而当外侧面116为多个时,第一端子面122和与其所在的外侧面116齐平。
相应地,如图6所示,第二焊接端子220具有外露于内侧面232的第二端子面222,第二端子面222用于外侧面116上的第一焊接端子120抵接并电连接。在一些实施例中,第二焊接端子220内嵌于第二本体210内,且第二端子面222 和与其所在的内侧面232共平面,也即第二端子面222和与其所在的内侧面232 齐平,从整体来看,可以认为第二端子面222为内侧面232的一部分。其中,当内侧面232为弧面时,第二端子面222为弧面。而当内侧面232为多个时,第二端子面222和与其所在的内侧面232齐平。
如此,当第一焊接端子120与第二焊接端子220抵接时,多个外侧面116 分别与多个内侧面232抵接。此时,芯片100与基板200的抵接面积从第一焊接端子120与第二焊接端子220的抵接面积扩大至多个外侧面116与多个内侧面232的抵接面积,从而使得芯片100与基板200之间的连接更牢固。
在一些实施例中,如图5所示,芯片100还包括凸设于第一端子面122上的焊接凸点130,焊接凸点130用于与第二焊接端子220抵接并电连接。如此,更便于第一焊接端子120通过焊接凸点130与第二焊接端子220抵接并电连接。
在一些实施例中,如图4所示,芯片封装组件10还包括绝缘密封胶300,绝缘密封胶300设于芯片100的第一表面112与第二表面114中的至少一者的外周边缘,以使得第一表面112与第二表面114中的至少一者的外周边缘与基板100的开口槽230的开口端密封。其中,当开口槽230两端开口时(此时,开口槽230为通孔),第一表面112与第二表面114的外周边缘均设置有绝缘密封胶300,而当开口槽230一端开口一端封闭时(此时,开口槽230为盲孔),可以只在第一表面112或第二表面114的外周边缘均设置有绝缘密封胶300。设置绝缘密封胶300可以使得芯片100与基板200之间的连接更牢固,且可以防止水汽、灰尘进入开口槽230的内侧面232与芯片100的外侧面116之间。
在一些实施例中,如图3及图4所示,芯片100的第一表面112及第二表面114均位于开口槽230内。如此,可以避免芯片100凸出于第三表面212或第四表面214,导致芯片封装组件10的厚度增加。
在一些实施例中,第一表面112与第四表面214存在断差,也即第一表面 112的高度小于第四表面214的高度。如此,绝缘密封胶300可以位于开口槽 230内,绝缘密封胶300可以连接第一表面112与内侧面232,从而可以避免绝缘密封胶300凸于第四表面214上,而导致第四表面214不平整,不利于承载摄像模组的支架等元件。在一些实施例中,当开口槽230两端开口时,第一表面112与第四表面214存在断差,第二表面114与第三表面212也存在断差。
在一些实施例中,第一表面112与第四表面214齐平。如此,可以使用厚度较小的基板200,从而更利于获得厚度较小的芯片封装组件10。在一些实施例中,当开口槽230两端开口时,第一表面112与第四表面214齐平,第二表面114与第三表面212也齐平。此时,基板200的厚度可以等于芯片100的厚度,从而使得芯片封装组件10的厚度由厚度较小的芯片100决定,进而可以获得厚度较小的芯片封装组件10。
如图7所示,本实用新型一实施例提供的芯片封装组件的封装方法,包括如下步骤:
步骤S410,提供上述的芯片与上述的基板。
步骤S420,将芯片插入至开口槽的预设位置,以使得芯片与基板通过位于周向上的相互配合的抵接力来使得芯片支撑于基板上,并使得第一焊接端子与第二焊接端子相互抵接并电连接。
在一些实施例中,第一焊接端子与第二焊接端子的形状及尺寸均相同,预设位置为第一焊接端子与第二焊接端子完全重合的位置。
步骤S430,在外力及加热的作用下维持芯片在预设位置一预定时间,以在撤除外力及加热后,芯片稳定维持在预设位置。外力能增加第一焊接端子与第二焊接端子之间的挤压作用,从而使得第一焊接端子与第二焊接端子的抵接并电连接更牢固,在撤除外力后,稳定维持预设位置。加热可以促进第一焊接端子与第二焊接端子扩散连接,从而促进第一焊接端子与第二焊接端子之间的连接稳定性。
在一些实施例中,将芯片插入至开口槽的预设位置后,在上述的一预定时间内,在施加外力的同时对芯片与基板构成的整体进行加热。如此,更利于第一焊接端子与第二焊接端子之间的连接稳定性。在一些实施例中,将芯片插入至开口槽的预设位置后,在第一时间段内,在外力的作用下维持预设位置,撤除外力后,在第二时间段内,对芯片与基板构成的整体进行加热,第一时间段与第二时间段之和即为上述一预定时间。在一些实施例中,将芯片插入至开口槽的预设位置后,在第一时间段内,对芯片与基板构成的整体进行加热,停止加热后,在第二时间段内,在外力的作用下维持预设位置,第一时间段与第二时间段之和即为上述一预定时间。
以图3所示视角为例,外力可以为作用于第一表面112的中部的竖直方向的外力。外力的大小可以由经验或具体实验确定。例如,在具体实验中,在步骤S420中,可以对芯片施加外力,并间隔逐渐增大外力,其中,能使得芯片到达预设位置的外力为第一临界外力;接着继续间隔逐渐增大外力,其中,能使芯片的位置相对于基板的位置发生改变的外力接近第二临界外力;从而在步骤 S430中的外力可以为大于等于第一临界外力且小于第二临界外力的外力。
温度的大小可以由经验或具体实验确定。例如,在具体实验中,对多个整体(将芯片插入至开口槽的预设位置后,芯片与基板构成的整体)进行相同时间的加热(直接先对整体进行加热,整体不经过“在外力的作用下维持预设位置”的步骤),多个整体的加热温度不同并逐渐增加。然后对多个整体依次做跌落试验(例如,多个整体依次从2米高的位置处做跌落试验),经跌落试验后,预设位置不发生改变的温度为临界温度。从而在步骤S430中的温度可以为大于临界温度且小于安全温度的温度,其中,安全温度为不会导致芯片与基板在外力(步骤S430中的外力)的作用下发生形变的温度。
上述的一预定时间的长短,可以由经验或具体实验确定。例如,在具体实验中,步骤1,只施加外力不加热;具体地,多个整体(将芯片插入至开口槽的预设位置后,芯片与基板构成的整体)的外力作用时间不同并逐渐增加。然后对多个整体依次做跌落试验(例如,多个整体依次从2米高的位置处做跌落试验),经跌落试验后,预设位置不发生改变的时间为外力维持时间。步骤2,只加热不施加外力;具体地,多个整体(将芯片插入至开口槽的预设位置后,芯片与基板构成的整体)的加热时间不同并逐渐增加。然后对多个整体依次做跌落试验(例如,多个整体依次从2米高的位置处做跌落试验),经跌落试验后,预设位置不发生改变的时间为温度维持时间。当外力与加热同时进行时,步骤 S430中的一预定时间大于等于外力维持时间与温度维持时间中较大者;当外力与加热存在前后顺序时,步骤S430中的一预定时间等于外力维持时间与温度维持时间之和。
在一些实施例中,在步骤S430中,还包括对处于预设位置下的芯片与基板进行超声波振动步骤,外力与加热中的至少一者与超声波振动同时进行,以在撤除外力、加热及超声波振动后,稳定维持预设位置。其中,超声波振动能增加第一焊接端子与第二焊接端子之间的挤压作用,从而可以使得第一焊接端子与第二焊接端子的抵接并电连接更牢固,在撤除外力后,稳定维持预设位置。
在一些实施例中,外力、加热及超声波振动三者同时进行。
步骤S440,在撤除外力及加热后,采用绝缘密封胶密封芯片的外周边缘与开口槽的开口端。
步骤S450,进行信号导通测试,以确定第一焊接端子与第二焊接端子是否正常电连接。
步骤S460,进行外观检查,以确定芯片封装组件的外观是否完整。
如图8所示,为了使本实用新型一种芯片、基板、芯片封装组件及其封装方法描述更清楚,便于理解使本实用新型的应用效果,本实用新型同时提出了一种摄像模组80。需要说明的是,摄像模组80是本实用新型一种芯片、基板、芯片封装组件及其封装方法的一种典型应用,本实用新型还可以应用在其他具体产品上,例如LED芯片封装、手机芯片封装等。因此,本申请中的摄像模组,不能理解为摄像模组是对本实用新型芯片、基板及芯片封装组件及其封装方法的对本申请的限制。
本实用新型一实施例提供的摄像模组80,该摄像模组80包括上述的芯片封装组件10,以及支架20、滤光片30及镜头组件40等元件。其中,芯片100为感光芯片,芯片100的第一表面112为感光面。芯片100的第一表面112与第二表面114分别与基板200的第四表面214与第三表面212对应,也即第一表面112与第四表面214位于同侧,第二表面114第三表面212位于同侧。支架 20设于基板200的第四表面214上。支架20为两端开口的中空结构,芯片100位于支架20内。滤光片30设于支架20内。镜头组件40设于支架20远离基板 200的一端上。
在本申请的另一实施例中,摄像模组还可以包括转接线路板、铜箔、金属屏蔽盖板等附属组件的一种或多种。由于这些附属组件是摄像模组领域的通用技术,本实用新型附图未详细展示。
该摄像模组80可以应用于手机、平板电脑等移动终端上。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本实用新型的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对实用新型专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本实用新型构思的前提下,还可以做出若干变形和改进,这些都属于本实用新型的保护范围。因此,本实用新型专利的保护范围应以所附权利要求为准。
Claims (12)
1.一种芯片,其特征在于,包括:
第一本体,包括相对的第一表面及第二表面,以及连接所述第一表面与所述第二表面的外侧面;以及
第一焊接端子,设于所述外侧面上;
其中,当所述芯片封装于开设有开口槽的基板时,所述芯片的外侧面与所述基板的内侧面相互配合,以通过位于周向上的相互配合的抵接力来使得所述芯片支撑于所述基板上,且所述第一焊接端子与设于所述开口槽的内侧面上的第二焊接端子相互抵接并电连接。
2.根据权利要求1所述的芯片,其特征在于,所述外侧面的数目为多个,多个所述外侧面首尾相连环绕一周,其中,设置有所述第一焊接端子的外侧面为功能外侧面,所述功能外侧面为斜面。
3.根据权利要求2所述的芯片,其特征在于,所述第一表面与所述第二表面为形状相同的多边形,且所述第一表面的多条边线分别与所述第二表面的多条边线对应,所述功能外侧面与所述第一表面的交线的长度大于所述功能外侧面与所述第二表面的交线的长度;
所述功能外侧面与所述第一表面的夹角为第一夹角,所述第一夹角大于等于45°且小于90°;及/或
所述芯片为感光芯片,所述第一表面为所述芯片的感光面;及/或
多个所述外侧面均为所述功能外侧面。
4.根据权利要求1-3中任一项所述的芯片,其特征在于,所述第一焊接端子内嵌于所述第一本体内,且所述第一焊接端子具有外露于所述外侧面的第一端子面,所述第一端子面和与其所在的所述外侧面共平面,所述第一端子面用于与所述开口槽的内侧面上的第二焊接端子抵接并电连接。
5.根据权利要求4所述的芯片,其特征在于,所述芯片还包括凸设于所述第一端子面上的焊接凸点,所述焊接凸点用于与所述开口槽的内侧面上的第二焊接端子抵接并电连接。
6.一种基板,其特征在于,包括:
第二本体,包括相对的第三表面及第四表面,所述第四表面开设有用于封装芯片的开口槽;以及
第二焊接端子,设于所述开口槽的内侧面上;
其中,当所述芯片封装于所述开口槽时,所述芯片的外侧面与所述基板的内侧面相互配合,以通过位于周向上的相互配合的抵接力来使得所述芯片支撑于所述基板上,且所述第二焊接端子与设于所述芯片的外侧面上的第一焊接端子抵接并电连接。
7.根据权利要求6所述的基板,其特征在于,所述开口槽为通孔;
或者,所述开口槽为盲孔。
8.根据权利要求6所述的基板,其特征在于,所述内侧面的数目为多个,多个所述内侧面首尾相连环绕一周,其中,设置有所述第二焊接端子的内侧面为支撑内侧面,所述支撑内侧面为斜面。
9.根据权利要求8所述的基板,其特征在于,在所述第四表面至所述第三表面的排布方向上,所述支撑内侧面朝向外侧倾斜,所述支撑内侧面与所述第三表面的夹角为第二夹角,所述第二夹角大于等于45°且小于90°;及/或
多个所述内侧面均为所述支撑内侧面;及/或
所述第二焊接端子内嵌于所述第二本体内,且所述第二焊接端子具有外露于所述内侧面的第二端子面,所述第二端子面和与其所在的所述内侧面共平面,所述第二端子面用于与设于所述芯片的外侧面上的第一焊接端子抵接并电连接。
10.一种芯片封装组件,其特征在于,包括:
如权利要求1-5中任一项所述的芯片;以及
如权利要求6-9中任一项所述的基板;
其中,所述芯片封装于所述开口槽,所述芯片的外侧面与所述基板的内侧面相互配合,并通过位于周向上的相互配合的抵接力来使得所述芯片支撑于所述基板上,且所述第二焊接端子与设于所述芯片的外侧面上的第一焊接端子抵接并电连接,所述第一表面与所述第四表面位于同侧,所述第二表面与所述第三表面位于同侧。
11.根据权利要求10所述的芯片封装组件,其特征在于,所述芯片封装组件还包括绝缘密封胶,所述绝缘密封胶设于所述第一本体的所述第一表面与所述第二表面中的至少一者的外周边缘,以使得所述第一表面与所述第二表面中的至少一者的外周边缘与所述开口槽的开口端密封,进而令所述芯片与所述基板粘接固定;及/或
所述芯片的第一表面及第二表面均位于所述开口槽内。
12.一种摄像模组,其特征在于,包括:
如权利要求10或11所述的芯片封装组件,所述芯片为感光芯片,所述第一表面为所述感光芯片的感光面;
支架,设于所述基板的所述第四表面上,所述支架为两端开口的中空结构,所述芯片位于所述支架内;以及
镜头组件,设于所述支架远离所述基板的一端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920847127.5U CN210692524U (zh) | 2019-06-06 | 2019-06-06 | 芯片、基板、芯片封装组件及摄像模组 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920847127.5U CN210692524U (zh) | 2019-06-06 | 2019-06-06 | 芯片、基板、芯片封装组件及摄像模组 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210692524U true CN210692524U (zh) | 2020-06-05 |
Family
ID=70886933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201920847127.5U Active CN210692524U (zh) | 2019-06-06 | 2019-06-06 | 芯片、基板、芯片封装组件及摄像模组 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210692524U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112165703A (zh) * | 2020-09-14 | 2021-01-01 | 深圳市广和通无线股份有限公司 | 机器与机器通信装置、通信系统及通信终端 |
-
2019
- 2019-06-06 CN CN201920847127.5U patent/CN210692524U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112165703A (zh) * | 2020-09-14 | 2021-01-01 | 深圳市广和通无线股份有限公司 | 机器与机器通信装置、通信系统及通信终端 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9196581B2 (en) | Flow underfill for microelectronic packages | |
US6805277B1 (en) | Process for soldering electric connector onto circuit board | |
KR100470897B1 (ko) | 듀얼 다이 패키지 제조 방법 | |
JPH1140694A (ja) | 半導体パッケージおよび半導体装置とその製造方法 | |
US8699154B2 (en) | Camera lens assembly and producing method thereof | |
CN111355036B (zh) | 线缆组件、线缆保持件以及线缆组件的制造方法 | |
JP2002198395A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
WO2001008223A1 (fr) | Dispositif a semiconducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique | |
CN210692524U (zh) | 芯片、基板、芯片封装组件及摄像模组 | |
CN112054004A (zh) | 芯片、基板、芯片封装组件及其封装方法及摄像模组 | |
US20130140664A1 (en) | Flip chip packaging structure | |
WO2010070779A1 (ja) | 異方性導電樹脂、基板接続構造及び電子機器 | |
CN108807357B (zh) | 一种led照明装置及其制造方法 | |
CN113014778A (zh) | 一种柔性电路板组件、驱动装置、摄像模组及电子设备 | |
JPH11103160A (ja) | 半田部材及びプリント配線板 | |
KR101336649B1 (ko) | 반도체 패키지 테스트용 인서트 캐리어 및 그의 제조 방법 | |
TWI399974B (zh) | 攝像模組之組裝方法 | |
CN111448539A (zh) | 触控显示屏及其制作方法以及显示设备 | |
CN212305436U (zh) | 电路板、摄像模组及电子设备 | |
JP4952353B2 (ja) | チップモジュールおよびメモリカード | |
JP3327522B2 (ja) | 半導体レーザユニット | |
JP2001230345A (ja) | 半導体装置及びその製造方法並びにその製造に用いられるリードフレーム | |
JP3076820U (ja) | コネクタ | |
JP2009140946A (ja) | 電子ユニット用組立治具及び電子ユニットの基板接合方法 | |
CN101202402B (zh) | 一种电连接装置及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | "change of name, title or address" | ||
CP03 | "change of name, title or address" |
Address after: 330096 no.1404, Tianxiang North Avenue, Nanchang hi tech Industrial Development Zone, Nanchang City, Jiangxi Province Patentee after: Jiangxi Jinghao optics Co.,Ltd. Address before: 330000 Nanchang High-tech Industrial Development Zone, Nanchang City, Jiangxi Province, South of Tianxiang Avenue and East of Aviation Road, High-tech Future Science Park Patentee before: Nanchang Oufei Huaguang Technology Co.,Ltd. |