CN210604875U - 半导体芯片电性检测装置 - Google Patents

半导体芯片电性检测装置 Download PDF

Info

Publication number
CN210604875U
CN210604875U CN201921096691.4U CN201921096691U CN210604875U CN 210604875 U CN210604875 U CN 210604875U CN 201921096691 U CN201921096691 U CN 201921096691U CN 210604875 U CN210604875 U CN 210604875U
Authority
CN
China
Prior art keywords
arc
semiconductor chip
plate
apron
bottom plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201921096691.4U
Other languages
English (en)
Inventor
彭兴义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yancheng Xinfeng Microelectronics Co ltd
Original Assignee
Yancheng Xinfeng Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yancheng Xinfeng Microelectronics Co ltd filed Critical Yancheng Xinfeng Microelectronics Co ltd
Priority to CN201921096691.4U priority Critical patent/CN210604875U/zh
Application granted granted Critical
Publication of CN210604875U publication Critical patent/CN210604875U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本实用新型公开一种半导体芯片电性检测装置,包括底板、与底板铰接的盖板和位于盖板内侧的压板,所述底板上开有一供半导体芯片嵌入的容置槽,所述压板与容置槽对应并具有与半导体芯片引脚对应的电极,所述盖板上安装有一与电极电连接的接口,所述底板侧面安装有一弧形板,此弧形板上开有一弧形槽,所述盖板侧面具有一滑动杆,此滑动杆嵌入弧形槽中。本实用新型不仅能够利用压板上的电极接触半导体芯片的引脚实现对QFN封装的半导体芯片的电性测试,操作方便、成本较低,还能通过滑动杆和弧形槽的配合导向盖板的转动,消除铰接部件磨损后出现的转动偏移,保证电极与引脚的接触精度,从而提高测试精度。

Description

半导体芯片电性检测装置
技术领域
本实用新型涉及一种半导体芯片电性检测装置,属于半导体技术领域。
背景技术
随着微电子技术的发展,质量更轻、体积更小、同时具备高可靠性的芯片技术逐渐得到广泛应用。QFN(Quad Flat No-Lead)就是这样一种较新的封装形式,它属于器件无引脚封装,尺寸非常小,常见的有3*3mm、4*4mm、5*5mm、6*6mm等几种,封装腹部通常具有一接地散热焊盘,其四周有实现电气连接的导电焊盘,数目通常为20、24、32等。
在现有技术中,申请号为CN201621109785.7的中国国家专利公开了一种适用于QFP封装集成电路的测试装置,包括底板和盖板,所述盖板的一侧铰接在底板上,所述底板的上表面上开设有矩形的第一容置槽,并且底板的上表面上沿所述第一容置槽的四条边依次开设有四个矩形的第二容置槽,所述第一容置槽与第二容置槽相通,所述第二容置槽内设有支撑板,所述支撑板与第二容置槽底面之间设有第一弹性装置,所述第一弹性装置的顶端与支撑板的下表面接触,第一弹性装置的底端与第二容置槽的底面接触,所述第一容置槽的底面上设有矩形的支撑台,所述盖板下表面对应第二容置槽处设有压板,所述压板的顶端固定设置在盖板的下面上,压板的底端设有与QFP封装集成电路引脚相适配的金属电极,所述盖板的侧面上设有与所述金属电极电连接的接口,所述接口用于与外部测试主机连接。
但是,一方面,该测试装置应用于具有海鸥翼型引脚的QFP封装形式,难以适用于无引脚的QFN封装,另一方面,铰接设置的盖板与底板在长期使用过程中,铰接部件出现磨损,压板与容置槽的扣合容易出现偏移,而影响到电极与引脚的精准接触,导致测试结果出现偏差。
实用新型内容
本实用新型的目的是提供一种半导体芯片电性检测装置,该检测装置不仅解决了QEN封装的半导体芯片电性测试的问题,还解决了盖板和底板容易出现偏移而影响到电极与引脚的精准接触的问题。
为达到上述目的,本实用新型采用的技术方案是:一种半导体芯片电性检测装置,包括底板、与底板铰接的盖板和位于盖板内侧的压板,所述底板上开有一供半导体芯片嵌入的容置槽,所述压板与容置槽对应并具有与半导体芯片引脚对应的电极,所述盖板上安装有一与电极电连接的接口,所述底板侧面安装有一弧形板,此弧形板上开有一弧形槽,所述盖板侧面具有一滑动杆,此滑动杆嵌入弧形槽中。
上述技术方案中进一步改进的方案如下:
1. 上述方案中,所述弧形板的数目为2,且此两个弧形板分别安装在底板两侧侧壁上。
2. 上述方案中,所述滑动杆端部具有一限位块,此限位块大于弧形槽槽口并与弧形板外侧壁贴合。
3. 上述方案中,所述容置槽底面安装有一支撑板,此支撑板与容置槽底面之间安装有一弹簧。
4. 上述方案中,所述盖板外侧安装有一把手。
5. 上述方案中,所述底板与盖板的材质均为塑料。
由于上述技术方案的运用,本实用新型与现有技术相比具有下列优点:
本实用新型半导体芯片电性检测装置,一方面,通过容置槽和压板的配合,利用压板上的电极接触半导体芯片的引脚实现对QFN封装的半导体芯片的电性测试,操作方便、成本较低,另一方面,通过滑动杆和弧形槽的配合导向盖板的转动,消除铰接部件磨损后出现的转动偏移,保证电极与引脚的接触精度,从而提高测试精度;另外,通过弹簧在容置槽底部安装上支撑板,在压板下压时,首先从动下移半导体芯片,使得电极能够和引脚精确接触,然后再主动向上施加作用力,压紧压板与半导体芯片的接触,进一步提高测试精度。
附图说明
附图1为本实用新型半导体芯片电性检测装置的整体结构示意图;
附图2为底板部分的剖视图;
附图3为盖板扣合状态的结构示意图。
以上附图中:1、底板;2、盖板;21、接口;22、把手;3、压板;31、电极;4、容置槽;5、弧形板;51、弧形槽;6、滑动杆;61、限位块;7、支撑板;71、弹簧。
具体实施方式
实施例1:一种半导体芯片电性检测装置,参照附图1~3,包括底板1、与底板铰接的盖板2和位于盖板2内侧的压板3,所述底板1上开有一供半导体芯片嵌入的容置槽4,所述压板3与容置槽4对应并具有与半导体芯片引脚对应的电极31,所述盖板2上安装有一与电极31电连接的接口21,所述底板1侧面安装有一弧形板5,此弧形板5上开有一弧形槽51,所述盖板2侧面具有一滑动杆6,此滑动杆6嵌入弧形槽51中。
上述弧形板5的数目为2,且此两个弧形板5分别安装在底板1两侧侧壁上;上述滑动杆6端部具有一限位块61,此限位块61大于弧形槽51槽口并与弧形板5外侧壁贴合;上述容置槽4底面安装有一支撑板7,此支撑板7与容置槽4底面之间安装有一弹簧71;上述盖板2外侧安装有一把手22;上述底板1与盖板2的材质均为塑料。
实施例2:一种半导体芯片电性检测装置,参照附图1~3,包括底板1、与底板铰接的盖板2和位于盖板2内侧的压板3,所述底板1上开有一供半导体芯片嵌入的容置槽4,所述压板3与容置槽4对应并具有与半导体芯片引脚对应的电极31,所述盖板2上安装有一与电极31电连接的接口21,所述底板1侧面安装有一弧形板5,此弧形板5上开有一弧形槽51,所述盖板2侧面具有一滑动杆6,此滑动杆6嵌入弧形槽51中。
采用上述半导体芯片电性检测装置时,一方面,通过容置槽和压板的配合,利用压板上的电极接触半导体芯片的引脚实现对QFN封装的半导体芯片的电性测试,操作方便、成本较低,另一方面,通过滑动杆和弧形槽的配合导向盖板的转动,消除铰接部件磨损后出现的转动偏移,保证电极与引脚的接触精度,从而提高测试精度;另外,通过弹簧在容置槽底部安装上支撑板,在压板下压时,首先从动下移半导体芯片,使得电极能够和引脚精确接触,然后再主动向上施加作用力,压紧压板与半导体芯片的接触,进一步提高测试精度。
上述实施例只为说明本实用新型的技术构思及特点,其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施,并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰,都应涵盖在本实用新型的保护范围之内。

Claims (6)

1.一种半导体芯片电性检测装置,其特征在于:包括底板(1)、与底板铰接的盖板(2)和位于盖板(2)内侧的压板(3),所述底板(1)上开有一供半导体芯片嵌入的容置槽(4),所述压板(3)与容置槽(4)对应并具有与半导体芯片引脚对应的电极(31),所述盖板(2)上安装有一与电极(31)电连接的接口(21),所述底板(1)侧面安装有一弧形板(5),此弧形板(5)上开有一弧形槽(51),所述盖板(2)侧面具有一滑动杆(6),此滑动杆(6)嵌入弧形槽(51)中。
2.根据权利要求1所述的半导体芯片电性检测装置,其特征在于:所述弧形板(5)的数目为2,且此两个弧形板(5)分别安装在底板(1)两侧侧壁上。
3.根据权利要求1所述的半导体芯片电性检测装置,其特征在于:所述滑动杆(6)端部具有一限位块(61),此限位块(61)大于弧形槽(51)槽口并与弧形板(5)外侧壁贴合。
4.根据权利要求1所述的半导体芯片电性检测装置,其特征在于:所述容置槽(4)底面安装有一支撑板(7),此支撑板(7)与容置槽(4)底面之间安装有一弹簧(71)。
5.根据权利要求1所述的半导体芯片电性检测装置,其特征在于:所述盖板(2)外侧安装有一把手(22)。
6.根据权利要求1所述的半导体芯片电性检测装置,其特征在于:所述底板(1)与盖板(2)的材质均为塑料。
CN201921096691.4U 2019-07-12 2019-07-12 半导体芯片电性检测装置 Active CN210604875U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201921096691.4U CN210604875U (zh) 2019-07-12 2019-07-12 半导体芯片电性检测装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201921096691.4U CN210604875U (zh) 2019-07-12 2019-07-12 半导体芯片电性检测装置

Publications (1)

Publication Number Publication Date
CN210604875U true CN210604875U (zh) 2020-05-22

Family

ID=70694547

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921096691.4U Active CN210604875U (zh) 2019-07-12 2019-07-12 半导体芯片电性检测装置

Country Status (1)

Country Link
CN (1) CN210604875U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114814554A (zh) * 2022-05-24 2022-07-29 南方电网科学研究院有限责任公司 一种芯片可靠性测试装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114814554A (zh) * 2022-05-24 2022-07-29 南方电网科学研究院有限责任公司 一种芯片可靠性测试装置

Similar Documents

Publication Publication Date Title
US6489790B1 (en) Socket including pressure conductive rubber and mesh for testing of ball grid array package
KR100270888B1 (ko) 노운 굿 다이 제조장치
CN210604875U (zh) 半导体芯片电性检测装置
CN205984975U (zh) 一种滤除瞬态高压脉冲的超薄整流桥
CN206740922U (zh) 一种邮票孔封装的核心模块测试装置
CN206649122U (zh) 一种基于plcc和qfp封装芯片的测试装置
CN109031102A (zh) 一种芯片测试装置
CN210604874U (zh) Qfn封装集成电路用测试装置
CN203849368U (zh) 探针卡及测试机台
CN218180900U (zh) 芯片压抵装置
CN206235709U (zh) 一种适用于qfp封装集成电路的测试装置
CN212648213U (zh) 一种ic封装元件的定位装置
CN213633706U (zh) 一种超高精密芯片测试探针装置
TWI260061B (en) Testing fixture
CN215964892U (zh) 一种半导体ic封装后用测试板结构
TW417227B (en) Socket pin and socket for electrical testing of semiconductor package
CN217718001U (zh) 一种封装模块测试装置
CN221039241U (zh) 一种ddr颗粒阻抗量测装置及治具
CN215731686U (zh) 一种新型sod-323t封装结构
CN218601181U (zh) 一种半导体材料封装用检测设备
CN210805761U (zh) 一种半导体芯片
CN213459680U (zh) 一种入料推杆治具
CN215263609U (zh) 一种塑封体外引脚检测装置
CN215375528U (zh) 一种半导体器件测试夹具
CN219871480U (zh) 一种芯片测试辅助装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant