CN210604871U - 芯片测试板 - Google Patents
芯片测试板 Download PDFInfo
- Publication number
- CN210604871U CN210604871U CN201920827115.6U CN201920827115U CN210604871U CN 210604871 U CN210604871 U CN 210604871U CN 201920827115 U CN201920827115 U CN 201920827115U CN 210604871 U CN210604871 U CN 210604871U
- Authority
- CN
- China
- Prior art keywords
- module
- slots
- bearing plate
- board
- slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本实用新型涉及半导体芯片测试技术领域,具体涉及一种芯片测试板,旨在解决现有技术中的测量效率低的缺陷,其技术要点在于包括承接板及控制模块,所述承接板上设置有选址模块,所述选址模块与所述控制模块对应设置,所述承接板上还还设有插槽及若干引线,所述引线用于所述插槽与地线连接设置。通过控制装置对选址装置进行选择,并通过选址模块分别读取插槽信号,使得测试过程中自动化程度高,提高了测试过程中的测试效率。
Description
技术领域
本实用新型涉及半导体芯片测试技术领域,具体涉及一种芯片测试板。
背景技术
半导体芯片封装产出后需要抽样进行测试,以及进行一系列的可靠性测试。现有技术中,通常所使用的测试方法有:1.手动选取芯片接入测试装置,通电测试该芯片的一系列电学参数;2.将一批芯片插入测试版,按顺序分别接通插在测试板上的芯片,通电测试。
上述两种现有方法存在效率低,容易出错等不足。本实用新型采用阵列排布方式的芯片测试版,通过程序控制行列加电并选取所在行列的芯片进行测试,有效地提高了测试的自动化程度和效率,降低出错率。
实用新型内容
因此,本实用新型要解决的技术问题在于克服现有技术中的测量效率低的缺陷,从而提供一种芯片测试板。
本实用新型上述目的是通过下列技术方案实现的。
一种芯片测试板,包括承接板及控制模块,所述承接板上设置有选址模块,所述选址模块与所述控制模块对应设置,所述承接板上还还设有插槽及若干引线,所述引线用于所述插槽与地线连接设置。
优选的,所述承接板为长方形板,所述控制模块设置有两个,且两个所述控制模板分别设置在所述承接板上相邻的两侧边的外侧,所述选址模块设置在于所述控制模块相互对应的内侧。
优选的,所述插槽上至少设置有四个引脚,其中两个所述引脚分别与两个所述选址模块连通,其余所述引脚与连接地线的所述引线连通设置。
优选的,所述插槽沿承接板长度及宽度方向阵列设置在所述承接板上。
优选的,所述选址模块上设置有若干信号线,每一所述信号线分别与同列或同行所述插槽连通设置,且连接同一列或同一行所述插槽的信号线有且仅有一个。
优选的,其中一所述选址模块上所述信号线仅与位于同一列的所述插槽进行连接,另一所述选址模块上所述信号线仅与位于同一行的所述插槽进行连接。
本实用新型技术方案,具有如下优点:
1.本实用新型提供的芯片测试板,通过控制装置对选址装置进行选择,并通过选址模块分别读取插槽信号,使得测试过程中自动化程度高,提高了测试过程中的测试效率。
2.本实用新型提供的芯片测试板,通过插槽上设置的引脚,在使用过程中,可以有效地避免由于引线重复插拔导致的损耗。
3.本实用新型提供的芯片测试板,测试过程中,数据能够自动采集,从而有效地避免了测试过程中出错。
附图说明
为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本实用新型的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本实用新型的一实施方式中芯片测试板的整体示意图;
图2为本实用新型的一实施方式中芯片测试板上插槽部分的示意图。
附图标记说明:
1、芯片测试板;2、承接板;21、插槽;211、引脚;3、控制模块;4、选址模块;41、信号线;5、引线。
具体实施方式
下面将结合附图对本实用新型的技术方案进行清楚、完整地描述,显然,所描述的实施例是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
请参阅图1和图2,一种芯片测试板1,用于对芯片进行测试,其包括承接板2及控制模块3,承接板2上设置有选址模块4,选址模块4与控制模块3对应设置,承接板2上还还设有插槽21及若干引线5,引线5用于插槽21与地线连接设置。其中,插槽21用于插设待测芯片,并通过插槽21与选址模块4及地线之间的相互连接,检测过程中,通过控制模块3实现对芯片的检测。这里,控制模块3用于与电源、计算机等连接(图中未示出)。
为了方便对位于承接板2上的插槽21进行编号,请参阅图1,插槽21沿承接板2长度及宽度方向阵列设置在承接板2上。本实施方式中,插槽21设置有四列三行。
在进行设置过程中,用于插设芯片的插槽21需要分别与选址模块4及引线5相互连通设置。请参阅图2,本实施方式中,插槽21上至少设置有四个引脚211,其中两个引脚211分别与两个选址模块4连通,其余引脚211与连接地线的引线5连通设置。
请参阅图1,控制模块3设置有两个,这里控制模块3分别为第一控制模块3及第二控制模块3,选址模块4与控制模块3对应设置,分别设置为第一选址模块4及第二选址模块4,本实施方式中,第一选址模块4与每行插槽21相互连通设置,两个控制模板分别设置在承接板2上相邻的两侧边的外侧,选址模块4设置在于控制模块3相互对应的内侧。
为了方便选址模块4与插槽21之间的相互连接,请参阅图1和图2,选址模块4上设置有若干信号线41,每一信号线41分别与同列或同行插槽21连通设置,且连接同一列或同一行插槽21的信号线41有且仅有一个。本实施方式中,第一选址模块4上信号线41仅与位于同一列的插槽21进行连接,第二选址模块4上信号线41仅与位于同一行的插槽21进行连接。
工作原理:
测试时,将该批芯片分别插在每一行、列的插槽21上,运行测试程序;首先第一控制模块3使第一选址模块4选择第1行,第二选址模块4使第二选址模块4选择第一列,则位于第1行第1列的芯片被选中,第一控制模块3加相应的信号,通过第一选址模块4注入到(1,1)芯片的引脚2111,由于公共地线的存在,第二控制模块3可以通过第二选址模块4读取引脚2112的输出信号,并将芯片编号及输出信号保存下来。
以此类推,第二控制模块3使第二选址模块4分别选中(1,2)、(1,3)、(1,4)……并测得相应结果,第一控制模块3使第一选址模块4选中第2行,重复上述过程,直到测试板上所有芯片测试完成。
此外,下面所描述的本实用新型不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
Claims (6)
1.一种芯片测试板,其特征在于:包括承接板及控制模块,所述承接板上设置有选址模块,所述选址模块与所述控制模块对应设置,所述承接板上还设有插槽及若干引线,所述引线用于所述插槽与地线连接设置。
2.根据权利要求1所述的芯片测试板,其特征在于:所述承接板为长方形板,所述控制模块设置有两个,且两个所述控制模块分别设置在所述承接板上相邻的两侧边的外侧,所述选址模块设置在于所述控制模块相互对应的内侧。
3.根据权利要求2所述的芯片测试板,其特征在于:所述插槽上至少设置有四个引脚,其中两个所述引脚分别与两个所述选址模块连通,其余所述引脚与连接地线的所述引线连通设置。
4.根据权利要求3所述的芯片测试板,其特征在于:所述插槽沿承接板长度及宽度方向阵列设置在所述承接板上。
5.根据权利要求4所述的芯片测试板,其特征在于:所述选址模块上设置有若干信号线,每一所述信号线分别与同列或同行所述插槽连通设置,且连接同一列或同一行所述插槽的信号线有且仅有一个。
6.根据权利要求5所述的芯片测试板,其特征在于:其中一所述选址模块上所述信号线仅与位于同一列的所述插槽进行连接,另一所述选址模块上所述信号线仅与位于同一行的所述插槽进行连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920827115.6U CN210604871U (zh) | 2019-06-03 | 2019-06-03 | 芯片测试板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920827115.6U CN210604871U (zh) | 2019-06-03 | 2019-06-03 | 芯片测试板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210604871U true CN210604871U (zh) | 2020-05-22 |
Family
ID=70696514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201920827115.6U Active CN210604871U (zh) | 2019-06-03 | 2019-06-03 | 芯片测试板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210604871U (zh) |
-
2019
- 2019-06-03 CN CN201920827115.6U patent/CN210604871U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108267682A (zh) | 一种高密度测试芯片及其测试系统及其测试方法 | |
CN209821251U (zh) | 芯片测试装置 | |
US20100257416A1 (en) | Main board and system for memory mounting test | |
CN105866656A (zh) | 一种用于多引脚芯片开短路测试的控制模块电路 | |
CN103245871B (zh) | 一种线束测试仪及基于该线束测试仪的线束测试方法 | |
US7904765B2 (en) | Test apparatus and test method | |
CN103293456B (zh) | 老化测试设备 | |
CN116821045A (zh) | 一种用于512dut存储器器件测试的板卡结构 | |
CN210604871U (zh) | 芯片测试板 | |
US6901541B2 (en) | Memory testing method and apparatus | |
CN103293457B (zh) | 用于老化测试设备的测试板 | |
CN202903227U (zh) | 一路信号实现多个光模块同时测试的测试器 | |
CN207198265U (zh) | 手持接点测试仪 | |
CN101566667B (zh) | 一种mos器件的测试方法 | |
CN205608123U (zh) | 一种用于多引脚芯片开短路测试的控制模块电路 | |
CN105575947A (zh) | 一种显示基板、显示装置以及显示装置的身份识别方法 | |
CN201514460U (zh) | 语音类集成电路的测试装置 | |
CN214011404U (zh) | 一种老化测试设备 | |
CN212514891U (zh) | 一种支持高低温测试的同测装置 | |
US20220157397A1 (en) | Semiconductor chip burn-in test with mutli-channel | |
CN116804720A (zh) | 适用于ddr5 sdram dimm插槽的检测系统及其方法 | |
CN114187957A (zh) | 一种存储器测试系统及其使用方法 | |
CN110470971B (zh) | 一种spi量测治具及量测方法 | |
CN211123149U (zh) | 一种用于ni测试机使用的测试母板电路板 | |
CN217112602U (zh) | 半导体器件模组测试系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |