CN212514891U - 一种支持高低温测试的同测装置 - Google Patents

Abstract

本实用新型介绍一种支持高低温测试的同测装置，涉及存储器测试技术领域。本实用新型的同测装置，包括IP功能测试模块、MCU测试主板和IP同测主板3部分。其中IP同测主板，由FPGA测试子板和被测芯片组成。FPGA测试子板中的FPGA芯片，将复杂的被测芯片的并行接口转换为信号个数较少的SPI接口，从而减少MCU测试主板与IP同测主板之间的高速数据排线的线个数。测试时只有IP同测主板放入高低温箱，而MCU测试主板在室温下工作，提升整套装置工作的可靠性。本实用新型的同测装置，支持数十个芯片的同时进行高低温测试，并支持对测试结果的定位分析，大大降低了测试成本，提升测试效率。

Description

一种支持高低温测试的同测装置

技术领域

本实用新型涉及一种FLASH测试装置，特别涉及一种支持高低温测试的同测装置。

背景技术

随着集成电路集成度和复杂度的提高，嵌入式存储器FLASH IP的可靠性在片上系统芯片SOC上占有比重越来越大，FLASH的良率已经成为影响SOC良率的关键因素。

SOC使用FLASH IP大多为并行接口，包括数据总线、地址总线、控制信号、测试观测等数字信号，还包括电源、地、测试IO等模拟信号，FLASH IP封装成的待测芯片多则有几十个管脚。待测芯片通常是通过芯片插座连接在测试设备上，如果整个测试设备放入高低温箱，对测试设备提出了很高的可靠性要求，不利于设备测试的稳定性及IP芯片的问题分析；而通过高低温排线，只将待测芯片放入高低温箱，为支持多路同测，对于高低温排线的数量要求，以及通信速度和可靠性都无法满足需求，当测试出错时，分析定位更加困难。

对于FLASH IP高低温的可靠性验证，在测试成本、测试时间上都面临着很大的挑战：测试成本问题主要来自高低温测试对测试设备的高要求，另一方面FLASH IP测试的管脚数较多，使测试设备接口设计复杂，并影响到测试设备本身工作的可靠性，这些都导致成本增加；测试时间问题，主要是FLASH IP测试的管脚数较多，无法达到要求数量FLASH IP同时测试，完成测试需要较长的测试时间。

针对FLASH IP测试的管脚数较多，导致的高低温测试可靠性相关问题，以及同测数少，测试成本高、测试时间长的问题，本实用新型提出了一种存储器功能测试装置，支持数十个存储器芯片的同时测试，并支持对测试结果的定位分析，大大降低了测试成本，提升测试效率。

实用新型内容

本实用新型所解决的技术问题是，如何设计一种支持高低温测试的同测装置,实现一款支持高低温测试，能达到一定IP数量同测，成本相对较低但可靠性很高，并支持问题分析定位的测试装置。

本实用新型的同测装置关键技术是，如何使用FPGA及高速串行接口，实现支持高低温测试的同测装置。本专利提出了利用FPGA将被测芯片的并行接口转为信号个数更少的高速SPI接口，使用具有USB和SPI接口的通用MCU，对USB接口的数据进行处理，将USB接口数据转换为SPI接口数据传递给FPGA，并控制FPGA实现被测芯片并行接口的各种时序。

同测装置包括IP功能测试模块、MCU测试主板和IP同测主板3部分；

IP功能测试模块，实现对被测芯片的脚本测试功能，支持多个IP芯片同时测试。

MCU测试主板，由主板电源模块、USB HUB和多个MCU测试子板组成，MCU测试子板的数量与被测芯片数量相同，实现多个被测芯片的同时测试；主板电源模块为USB HUB及每个MCU测试子板供电USB HUB与IP功能测试模块相连，将IP功能测试模块的USB接口转为多个USB接口，分别与每个MCU测试子板相连，实现IP功能测试模块与每个MCU测试子板间的USB通信；MCU测试主板与IP功能测试模块之间采用USB接口连接。

IP同测主板，由多个FPGA测试子板和多个被测芯片组成，每1个FPGA测试子板与1个被测芯片相连，FPGA测试子板的数量与被测芯片数量相同；IP同测主板与MCU测试主板之间采用耐高低温排线连接，将IP同测主板放入高低温箱，实现对被测芯片的高低温测试。

MCU测试子板由电源模块和MCU组成，电源模块为FPGA测试子板中的FPGA芯片和IP同测主板中的被测芯片供电，MCU控制电源模块实现对被测芯片的上下电操作。

MCU测试子板通过接插件与MCU测试主板相连，方便MCU测试子板的更换及问题分析。

FPGA测试子板主要采用耐高低温的FPGA芯片实现，还包括耐高低温的接插件及FPGA芯片外围电路使用的耐高低温的电阻和电容。FPGA芯片的供电电源电路和时钟源电路都放在MCU测试子板中实现，不用放在高低温箱中，保证了FPGA电源和时钟的稳定性。FPGA测试子板电路设计简单，提升了工作的可靠性。

FPGA测试子板通过高速接插件与IP同测主板相连，被测芯片放在芯片插座中，经过芯片插座与IP同测主板相连，方便FPGA测试子板和被测芯片的更换及问题分析。

FPGA测试子板中的FPGA芯片，将复杂的被测芯片并行接口转换为信号个数少的SPI接口，从而减少MCU测试主板与IP同测主板之间的高速数据排线的线个数，提升装置支持被测芯片的同测数量以及装置工作的可靠性。本实用新型的MCU测试主板与IP同测主板之间的SPI接口，也可以更换成信号数量少的其它通信接口，只要满足装置支持的被测IP同测数量以及测试接口的通信速率要求。

MCU测试主板与IP同测主板之间的耐高低温排线分为两组：一组为电源排线，电源排线的一端通过MCU测试子板上的接插件连接到电源模块，另一端通过IP同测主板上的接插件连接到FPGA测试子板和被测芯片；另一组为高速数据排线，高速数据排线的一端通过MCU测试子板上的高速接插件连接到MCU，另一端通过IP同测主板上的高速接插件连接到FPGA测试子板。

1个MCU测试子板、1个FPGA测试子板和1个被测芯片共同组成一路IP测试电路，将IP测试电路复制即可方便实现多路芯片的同测装置。每一路IP测试电路都有一组电源排线和一组高速数据排线，每路IP测试电路之间相互独立，测试互不影响。

IP功能测试模块采用多线程设计，每一个线程测试1个被测芯片，被测芯片之间独立测试互不影响，当某一个被测芯片测试出错时，其它被测芯片能够继续进行测试，支持在测试过程中对任一路的被测芯片进行功能调试，从而支持对出错芯片的问题定位分析。

本装置不仅仅支持存储器测试，还包括EEPROM、RAM等有接口时序操作要求的各种存储器IP的高低温测试，只需更新FPGA代码实现SPI接口与待测芯片接口的时序逻辑，方便进行软硬件设计的平台化。

附图说明

图1是一种支持高低温测试的FLASH IP芯片的同测装置结构图。

具体实施方式

下面结合附图对本实用新型仿真器进行详细说明，其中被测芯片为FLASH IP存储器芯片。

如图1所示,假设n＝7，此处给出支持7路IP测试的同测装置的具体实施方式。同测装置包括IP功能测试模块、MCU测试主板和IP同测主板3部分。

IP功能测试模块是由上位机软件实现的脚本测试工具，在具有USB接口的PC机上运行，采用多线程设计，每一个线程测试1个FLASH IP，只需开发一套测试脚本，即支持对每个FLASHIP的独立测试，由于各FLASH IP为并行测试，只需增加同测数，就可以大大提升测试效率。

MCU测试主板，由主板电源模块、USB HUB和多个MCU测试子板组成。USB HUB采用1转7的USB HUB专用芯片实现，将运行脚本测试工具的PC机的USB接口转为7个USB接口分别连接到7个MCU测试子板；主板电源模块为USB HUB和7个MCU测试子板供电。MCU测试子板由支持USB和SPI接口的MCU芯片及电源模块实现，MCU实现USB接口到SPI接口的数据转换，同时控制电源模块对FPGA测试子板和FLASH IP供电，当某一路FLASH IP测试完成或出错时，支持切断FPGA测试子板和FLASH IP的供电，其它测试正常的FLASH IP继续测试。MCU测试主板上焊有7个接插件，用于放置MCU测试子板，7个MCU测试子板完全相同，支持插拔更换，当支持同测数小于7时，可以拔掉不使用的MCU测试子板。

IP同测主板上焊有7个FLASH IP芯片插座，用于放置FLASH IP，焊有7个高速接插件，用于放置FPGA测试子板。7个FPGA测试子板完全相同，支持插拔更换，当支持同测数小于7时，可以拔掉不使用的FPGA测试子板。

IP同测主板和MCU测试子板上都有排线插座，通过电源排线和高速数据排线相连接。只有IP同测主板放入高低温箱，而MCU测试主板在室温下工作，降低MCU测试主板的设计要求，提升整个同测装置工作的可靠性。

Claims (10)

1.一种支持高低温测试的同测装置，其特征在于采用MCU将USB接口数据转换为SPI接口数据传递给FPGA，并控制FPGA实现被测芯片并行接口的各种时序；

同测装置包括IP功能测试模块、MCU测试主板和IP同测主板3部分；

IP功能测试模块，实现对被测芯片的脚本测试功能，支持多个IP芯片同时测试；

MCU测试主板，由主板电源模块、USB HUB和多个MCU测试子板组成，MCU测试子板的数量与被测芯片数量相同，实现多个被测芯片的同时测试；主板电源模块为USB HUB及每个MCU测试子板供电；USB HUB与IP功能测试模块相连，将IP功能测试模块的USB接口转为多个USB接口，分别与每个MCU测试子板相连，实现IP功能测试模块与每个MCU测试子板间的USB通信；

IP同测主板，由多个FPGA测试子板和多个被测芯片组成，每1个FPGA测试子板与1个被测芯片相连，FPGA测试子板的数量与被测芯片数量相同；IP同测主板与MCU测试主板之间采用耐高低温排线连接，将IP同测主板放入高低温箱，实现对被测芯片的高低温测试。

2.根据权利要求1所述的一种支持高低温测试的同测装置，其特征在于MCU测试子板由电源模块和MCU组成，电源模块为FPGA测试子板中的FPGA芯片和IP同测主板中的被测芯片供电，MCU控制电源模块实现对被测芯片的上下电操作。

3.根据权利要求1所述的一种支持高低温测试的同测装置，其特征在于MCU测试子板通过接插件与MCU测试主板相连，方便MCU测试子板的更换及问题分析。

4.根据权利要求1所述的一种支持高低温测试的同测装置，其特征在于FPGA测试子板主要采用耐高低温的FPGA芯片实现，还包括耐高低温的接插件及FPGA芯片外围电路使用的耐高低温的电阻和电容。

5.根据权利要求1所述的一种支持高低温测试的同测装置，其特征在于FPGA测试子板通过高速接插件与IP同测主板相连，被测芯片放在芯片插座中，经过芯片插座与IP同测主板相连，方便FPGA测试子板和被测芯片的更换及问题分析。

6.根据权利要求4所述的一种支持高低温测试的同测装置，其特征在于FPGA测试子板中的FPGA芯片，将复杂的被测芯片并行接口转换为信号个数少的SPI接口，从而减少MCU测试主板与IP同测主板之间SPI接口的高速数据排线的线个数，提升装置支持的同测数量以及装置工作的可靠性。

7.根据权利要求1所述的一种支持高低温测试的同测装置，其特征在于所述的MCU测试主板与IP同测主板之间的耐高低温排线分为两组：一组为电源排线，电源排线的一端通过MCU测试子板上的接插件连接到电源模块，另一端通过IP同测主板上的接插件连接到FPGA测试子板和被测芯片；另一组为高速数据排线，高速数据排线的一端通过MCU测试子板上的高速接插件连接到MCU，另一端通过IP同测主板上的高速接插件连接到FPGA测试子板。

8.根据权利要求1所述的一种支持高低温测试的同测装置，其特征在于1个MCU测试子板、1个FPGA测试子板和1个被测芯片共同组成了一路IP测试电路，将IP测试电路复制即可方便实现多路芯片的同测装置，每路IP测试电路之间相互独立，测试互不影响。

9.根据权利要求1所述的一种支持高低温测试的同测装置，其特征在于IP功能测试模块采用多线程设计，每一个线程测试1个被测芯片，被测芯片之间独立测试互不影响，当某一个被测芯片测试出错时，其它被测芯片能够继续进行测试。

10.根据权利要求1所述的一种支持高低温测试的同测装置，其特征在于本装置不仅仅支持FLASH存储器测试，还包括EEPROM、RAM等有接口时序操作要求的各种存储器的高低温测试。

Images