CN210579441U - 一种关于差分走线连接测试焊盘的pcb结构 - Google Patents

一种关于差分走线连接测试焊盘的pcb结构 Download PDF

Info

Publication number
CN210579441U
CN210579441U CN201921460758.8U CN201921460758U CN210579441U CN 210579441 U CN210579441 U CN 210579441U CN 201921460758 U CN201921460758 U CN 201921460758U CN 210579441 U CN210579441 U CN 210579441U
Authority
CN
China
Prior art keywords
test pad
difference
differential
line
copper foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201921460758.8U
Other languages
English (en)
Inventor
舒礼铭
王灿钟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Edadoc Circuit Co ltd
Original Assignee
Shenzhen Edadoc Circuit Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Edadoc Circuit Co ltd filed Critical Shenzhen Edadoc Circuit Co ltd
Priority to CN201921460758.8U priority Critical patent/CN210579441U/zh
Application granted granted Critical
Publication of CN210579441U publication Critical patent/CN210579441U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

本实用新型公开了一种关于差分走线连接测试焊盘的PCB结构,包括两条平行等长、间距不变的差分走线,测试焊盘设置在差分走线的外侧,测试焊盘相切于差分走线,两个测试焊盘交错设置,测试焊盘设置有补强铜箔,测试焊盘通过补强铜箔连接于差分走线。本实用新型既满足了现有测试焊盘的加工工艺,又保证了差分走线的间距不发生变化,使差分信号一直处于耦合状态。此外,还在测试焊盘上设置补强铜箔,增加测试焊盘与差分走线的接触点,强化差分走线和测试焊盘的连接性。

Description

一种关于差分走线连接测试焊盘的PCB结构
技术领域
本实用新型涉及PCB技术领域,更具体地说,是涉及一种关于差分走线连接测试焊盘的PCB结构。
背景技术
印制电路板(Printed Circuit Board,PCB板)又称印刷电路板、印刷线路板,是电子产品的物理支撑以及信号传输的重要组成部分。
差分信号是驱动端发送两个等值、反相的信号,接收端根据差分信号的电压的差值判断逻辑值是“0”还是“1”,承载差分信号的两条电路称为差分走线。为保证两条电路的差分信号完全一致,差分走线要求保持并行,线宽、线间距保持不变,以保证两条电路的差分阻抗一致,减少反射。
为了保证差分信号的信号质量,减少PCB板的返工造成的损失,常在差分走线上增加测试点,设置测试焊盘,实现对PCB板的中间检测。
然而,如图1所示,由于测试焊盘的加装和以及现有工艺技术的限制,测试焊盘之间需具备一定的空间间距,以保证测试焊盘的高测试性能,两个测试焊盘之间的最近距离大于差分走线间距d,导致差分走线某段间距发生变化,破坏了差分的耦合状态,从而造成阻抗突变。
以上不足,有待改进。
发明内容
为了克服现有的技术的不足, 本实用新型提供一种关于差分走线连接测试焊盘的PCB结构。
本实用新型技术方案如下所述:
一种关于差分走线连接测试焊盘的PCB结构,包括两条平行等长、间距不变的差分走线,测试焊盘设置在差分走线的外侧,测试焊盘相切于差分走线,两个测试焊盘交错设置,测试焊盘设置有补强铜箔,测试焊盘通过补强铜箔连接于差分走线。
进一步的,补强铜箔呈等腰三角形。
更进一步的,补强铜箔的顶角大小范围为60°-120°。
更进一步的,补强铜箔的顶点设置在测试焊盘的中心。
进一步的,测试焊盘之间的中心间距大于1.27mm。
优选的,测试焊盘之间的中心间距大于2.54mm。
根据上述方案的本实用新型,其有益效果在于,本实用新型既满足了现有测试焊盘的加工工艺,又保证了差分走线的间距不发生变化,使差分信号一直处于耦合状态。此外,还在测试焊盘上设置补强铜箔,增加测试焊盘与差分走线的接触点,强化差分走线和测试焊盘的连接性。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术的差分走线连接测试焊盘的结构示意图;
图2为本实用新型的结构示意图。
其中,图中各附图标记:
1.差分走线;2.测试焊盘;3.器件焊盘;4.补强铜箔;D.测试焊盘之间的圆心距;d.差分走线的间距。
具体实施方式
为了使本实用新型所要解决的技术问题、技术方案及有益效果更加清楚明白,以下结合附图及实施例,对本实用新型进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本实用新型,并不用于限定本实用新型。
需要说明的是,术语“外”、“顶”、“底”等指示的方位或位置为基于附图所示的方位或位置,仅是为了便于描述,不能理解为对本技术方案的限制。
如图2所示,一种关于差分走线连接测试焊盘的PCB结构,在PCB板上,两条差分走线1等长、等宽、紧密紧靠且设置在同一层面,延伸至器件焊盘3。两个测试焊盘2交错地设置在两条差分走线1的外侧,测试焊盘2相切于差分走线1,令两个测试焊盘2在差分走线1的垂直方向上的最近距离等于差分走线的间距d。
进一步的,受现有工艺的影响,为保证测试焊盘2的测试性能,测试焊盘之间的圆心距D需大于1.27mm。
优选的,测试焊盘之间的圆心距D大于2.54mm。
进一步的,在测试焊盘2靠近差分走线1的一端设置有补强铜箔4,补强铜箔4呈等腰三角形,顶角的大小范围设置在60°-120°之间,顶点设置在测试焊盘2的圆心。此外,补强铜箔4的底边设置在差分走线1上并与差分走线1接触连接,增加测试焊盘2与差分走线1的接触点,强化差分走线1和接触焊盘2的连接性。
测试焊盘2在差分走线1上不采用相向分布,改为交错分布,既能够保证测试焊盘2的安装工艺,又能够不改变差分走线的间距d的大小,从而使差分信号一直处于耦合状态。此外,因测试焊盘2与差分走线1的接触点仅余下切点一处,易造成接触不良,影响测试结果,故在测试焊盘2上设置有补强铜箔4,测试焊盘2通过补强铜箔4连接于差分走线1,使接触点变为补强铜箔4的底边,增加接触点,加强二者的连接性以保证测试焊盘2的测试性能。
以上所述仅为本实用新型的较佳实施例而已,并不用以限制本实用新型,凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本实用新型的保护范围之内。

Claims (6)

1.一种关于差分走线连接测试焊盘的PCB结构,包括两条平行等长、间距不变的差分走线,其特征在于,测试焊盘设置在所述差分走线的外侧,所述测试焊盘相切于所述差分走线,两个所述测试焊盘交错设置,所述测试焊盘设置有补强铜箔,所述测试焊盘通过所述补强铜箔连接于所述差分走线。
2.根据权利要求1中所述的一种关于差分走线连接测试焊盘的PCB结构,其特征在于,所述补强铜箔呈等腰三角形。
3.根据权利要求2中所述的一种关于差分走线连接测试焊盘的PCB结构,其特征在于,所述补强铜箔的顶角大小范围为60°-120°。
4.根据权利要求2中所述的一种关于差分走线连接测试焊盘的PCB结构,其特征在于,所述补强铜箔的顶点设置在所述测试焊盘的中心。
5.根据权利要求1中所述的一种关于差分走线连接测试焊盘的PCB结构,其特征在于,所述测试焊盘之间的中心间距大于1.27mm。
6.根据权利要求5中所述的一种关于差分走线连接测试焊盘的PCB结构,其特征在于,所述测试焊盘之间的中心间距大于2.54mm。
CN201921460758.8U 2019-09-04 2019-09-04 一种关于差分走线连接测试焊盘的pcb结构 Active CN210579441U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201921460758.8U CN210579441U (zh) 2019-09-04 2019-09-04 一种关于差分走线连接测试焊盘的pcb结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201921460758.8U CN210579441U (zh) 2019-09-04 2019-09-04 一种关于差分走线连接测试焊盘的pcb结构

Publications (1)

Publication Number Publication Date
CN210579441U true CN210579441U (zh) 2020-05-19

Family

ID=70640441

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921460758.8U Active CN210579441U (zh) 2019-09-04 2019-09-04 一种关于差分走线连接测试焊盘的pcb结构

Country Status (1)

Country Link
CN (1) CN210579441U (zh)

Similar Documents

Publication Publication Date Title
US7679168B2 (en) Printed circuit board with differential pair arrangement
US8076585B2 (en) Printed circuit board
US20110007487A1 (en) Lsi package, printed board and electronic device
JP2009010328A (ja) 差動伝送線路
JP4839362B2 (ja) 高周波回路モジュール
CN105636343B (zh) 硬板及具有其的移动终端
CN111796463A (zh) 显示模组
CN210579441U (zh) 一种关于差分走线连接测试焊盘的pcb结构
CN102056399A (zh) 印刷电路板
US20110157852A1 (en) Semiconductor device and circuit board
US9350099B2 (en) Connector having a conductive casing with an inclined plane parallel to a section of a terminal
US20130313003A1 (en) Multilayer wiring board
CN104219870A (zh) 印刷电路板
US8238115B2 (en) Computer motherboard
CN113179579A (zh) 电路板和电子设备
US20090071702A1 (en) Circuit board
CN208987216U (zh) Pcb板
US9478839B2 (en) Wiring board
US20180279464A1 (en) Flexible Printed Circuit Wiring Structure And Mobile Terminal
CN204721720U (zh) 一种电路板及电子器件
CN201248193Y (zh) 一种印刷电路板和电子设备
CN214627485U (zh) 一种可优化阻抗变化的pcb结构
CN112203405B (zh) Pcb焊盘宽度的确定方法及pcb板
CN216162926U (zh) 一种单面柔性线路板
CN102378485A (zh) 印刷电路板

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant