CN210535649U - 一种天线封装结构 - Google Patents
一种天线封装结构 Download PDFInfo
- Publication number
- CN210535649U CN210535649U CN201921972941.6U CN201921972941U CN210535649U CN 210535649 U CN210535649 U CN 210535649U CN 201921972941 U CN201921972941 U CN 201921972941U CN 210535649 U CN210535649 U CN 210535649U
- Authority
- CN
- China
- Prior art keywords
- antenna
- layer
- chip
- plastic packaging
- package structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Details Of Aerials (AREA)
Abstract
本实用新型属于半导体封装技术领域,具体涉及一种天线封装结构。该结构包括塑封层、芯片、导电柱、天线和金属层,其中,天线、金属层和凹槽侧壁围成空腔。该结构天线和芯片集成封装、体积小、成本低;芯片被塑封层包覆,一方面提高了封装结构的刚度,另一方面有助于保护芯片,不被损伤;导电柱贯通在塑封层内,有助于缩短导通信号路径,降低能耗、提高效能,该天线封装结构具有空腔结构,有助于增强信号,因此,本实用新型提供的天线封装结构的整合性能好、具有较好刚度且信号强度高。
Description
技术领域
本实用新型属于半导体封装技术领域,具体涉及一种天线封装结构。
背景技术
封装天线(AiP)是基于封装材料与工艺,将天线与芯片集成在封装内,实现系统级无线功能的一门技术。AiP技术顺应了硅基半导体工艺集成度提高的潮流,为系统级无线芯片提供了良好的天线解决方案,深受广大芯片及封装制造商的青睐。AiP技术很好地兼顾了天线性能、成本及体积,代表着近年来天线技术的重要成就。现有的天线结构通常是将天线直接制作于电路板的表面,缺点是使天线占据额外的电路板面积,整合性较差、成本高。
目前,高科技电子产品正朝着小型化、便携化的方向发展,这就要求其封装结构也要向着高性能、小体积的方向发展。现有技术中,多将天线直接制作于电路板的表面,这就需要较大体积的电路板,进而使得电子产品的体积增大。因此,如何减小天线封装结构的体积,提高天线封装结构的整合性能是目前亟需解决的问题。
中国专利文献CN110164852A,公开了一种具有空气腔室的天线封装结构,包括重现布线层,重新布线层包括相对的第一面及第二面;腔室侧墙,形成于重新布线层的第二面上;基片,包括相对的第一面及第二面,基片的第一面形成有天线金属层,基片键合于腔室侧墙,基片、腔室侧墙和重新布线层围城空气腔室;天线电路芯片,其电性接合于重新布线层的第二面,且位于空气腔室内;金属凸块,形成于重新布线层的第一面,以实现重新布线层的电性引出。该天线封装结构可以有效缩小封装尺寸,大大减小天线信号的损耗,将天线金属层及天线电路芯片封装于空气腔室内,可有效保护天线金属层及天线电路芯片,避免天线电路芯片的损伤;但是由于整个天线封装结构为空气腔室结构,会降低天线封装结构的强度,整体刚度较差。
发明内容
因此,本实用新型要解决的技术问题在于克服现有技术中的天线封装结构的体积大、整体刚度差、整合性能差等缺陷,从而提供一种天线封装结构。
为此,本实用新型提供了以下技术方案。
本实用新型提供了一种天线封装结构,包括,
塑封层,内设有凹槽,包括相对的塑封层第一面和塑封层第二面;
芯片,包覆于所述塑封层,包括相对的芯片第一面和芯片第二面;所述芯片第一面位于所述塑封层第一面,所述芯片第二面位于所述塑封层第二面;
导电柱,贯通设置于所述塑封层内;
天线,设置在所述凹槽的一侧,位于所述塑封层第一面;
金属层,位于所述凹槽内,设置在与所述天线相对的一侧,位于所述塑封层第二面;所述天线、所述金属层和所述凹槽的侧壁围成空腔。
所述天线封装结构还包括,
第一布线层,设置在所述芯片第一面的表面,所述第一布线层中的导线中的一部分与所述导电柱和所述天线电连接。
所述第一布线层中的导线中的一部分和所述导电柱通过第一焊盘电连接;所述第一焊盘设置在第一布线层的表面。
所述天线封装结构还包括,第二布线层,设置在所述芯片第二面的表面,所述第二布线层中的导线中的一部分与所述金属层和所述导电柱电连接。
所述导电柱和/或芯片第二面与所述第二布线层中的导线中的一部分通过至少部分第二焊盘电连接。
所述天线封装结构还包括焊球,设置在第二布线层的表面,与所述第二焊盘电连接。
所述天线封装结构还包括载片,所述载片与第一布线层键合。
本实用新型技术方案,具有如下优点:
1.本实用新型提供的天线封装结构,该结构包括塑封层,内设有凹槽,包括相对的塑封层第一面和塑封层第二面;芯片,包覆于所述塑封层,包括相对的芯片第一面和芯片第二面;所述芯片第一面位于所述塑封层第一面,所述芯片第二面位于所述塑封层第二面;导电柱,贯通设置于所述塑封层内;天线,设置在所述凹槽的一侧,位于所述塑封层第一面;金属层,位于所述凹槽内,设置在与所述天线相对的一侧,位于所述塑封层第二面;天线、金属层和所述凹槽的侧壁围成空腔。该结构天线和芯片集成封装、体积小、成本低;芯片被塑封层包覆,一方面提高了封装结构的刚度,另一方面有助于保护芯片,不被损伤;导电柱贯通在塑封层内,有助于缩短导通信号路径,降低能耗、提高效能,该天线封装结构具有空腔结构,有助于增强信号,因此,本实用新型提供的天线封装结构的整合性能好、具有较好刚度且信号强度高。
附图说明
为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本实用新型的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本实用新型实施例1中天线封装结构的示意图;
图2是本实用新型实施例1中天线封装结构的示意图;
图3是本实用新型实施例2中天线封装结构的制备流程图;
附图标记:
1-天线;2-金属层;3-导电柱;4-第一布线层;5-芯片;6-第二布线层;7- 载片;8-塑封层;9-焊球;10-第一焊盘;11-第二焊盘;
5-1-芯片第一面;5-2-芯片第二面;
8-1-塑封层第一面;8-2-塑封层第二面。
具体实施方式
提供下述实施例是为了更好地进一步理解本实用新型,并不局限于所述最佳实施方式,不对本实用新型的内容和保护范围构成限制,任何人在本实用新型的启示下或是将本实用新型与其他现有技术的特征进行组合而得出的任何与本实用新型相同或相近似的产品,均落在本实用新型的保护范围之内。
实施例中未注明具体实验步骤或条件者,按照本领域内的文献所描述的常规实验步骤的操作或条件即可进行。所用试剂或仪器未注明生产厂商者,均为可以通过市购获得的常规试剂产品。
实施例1
本实施例提供了一种天线封装结构,见图1,包括,塑封层8、芯片5、导电柱3、天线1、金属层2;
塑封层8内设有凹槽,包括相对的塑封层第一面和塑封层第二面;导电柱 3贯通设置在塑封层内;天线1设置在凹槽的一侧,金属层2设置在凹槽的另一侧,天线1和金属层2相对设置;芯片包覆于塑封层内,包括相对的芯片第一面和芯片第二面,芯片第一面5-1为芯片的背面,该背面没有任何作用,芯片第二面5-2为芯片的正面,将芯片的信号传输至其他组件,天线1与芯片第一面位于塑封层第一面,金属层2与芯片第二面位于塑封层第二面;天线、金属层和凹槽的侧壁围成空腔。
上述天线封装结构,芯片包覆于塑封层内,有助于保护芯片不被损伤,且提高了封装结构的刚度;天线、金属层和凹槽围成空腔,有助于增强信号;塑封层内既包覆芯片,又含有具有空腔结构的天线,因此,上述天线封装结构的体积小、刚度好、整合性能好、成本低,易制备得到。
作为本实施例的一种优选实施方式,上述天线封装结构还包括第一布线层 4和第二布线层6;第一布线层4可以包括介质层和重布线层,介质层可以由聚酰亚胺、PBO、环氧树脂等材料组成,重布线层的材料可以是铜、铝、金、镍、钯、银等金属导线,第一布线层4设置在芯片第一面的表面,通过重布线层中的金属导线与导电柱的端部通过第一焊盘10电连接,同时也可以与天线1电连接;第一焊盘10可以是焊盘、凸点、焊点等,第一焊盘设置在第一布线层表面。
第二布线层6可以包括介质层和重布线层,介质层可以由聚酰亚胺、PBO、环氧树脂等材料组成,重布线层的材料可以是铜、铝、金、镍、钯、银等金属导线,第二布线层6设置在芯片第二面的表面,通过重布线中的金属导线与导电柱的端部和芯片第二面5-2通过第二焊盘11电连接;且第二布线层的表面还设置有焊球9,焊球与第二焊盘11电连接。
作为本实施例的另一种优选实施方式,上述天线封装结构还可以包括载片 7,见图2,载片与第一布线层4键合。
实施例2
本实施例提供了一种天线封装结构的制备方法,其流程图见图3,包括以下步骤,
载片与第一布线层键合,然后与天线1和导电柱3电连接,见图3a;
将芯片正装于载片上,见图3b;
然后填胶,形成塑封层,见图3c;
塑封层与金属层键合,然后第二焊盘与导电柱和芯片第二面连接,重布线后形成第二布线层,实现芯片、导电柱、天线、金属层之间的信号互联,见图 3d;
第二布线层表面制备焊球,将上一步制备得到的封装结构的信号引出,见图3e;
解键合后,去除载片得到天线封装结构,见图3f。
该方法制备得到的天线封装结构的整合性能好、刚度好、信号强度高。
显然,上述实施例仅仅是为清楚地说明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (7)
1.一种天线封装结构,其特征在于,包括,
塑封层,内设有凹槽,包括相对的塑封层第一面和塑封层第二面;
芯片,包覆于所述塑封层,包括相对的芯片第一面和芯片第二面;所述芯片第一面位于所述塑封层第一面,所述芯片第二面位于所述塑封层第二面;
导电柱,贯通设置于所述塑封层内;
天线,设置在所述凹槽的一侧,位于所述塑封层第一面;
金属层,位于所述凹槽内,设置在与所述天线相对的一侧,位于所述塑封层第二面;所述天线、所述金属层和所述凹槽的侧壁围成空腔。
2.根据权利要求1所述的天线封装结构,其特征在于,还包括,
第一布线层,设置在所述芯片第一面的表面,所述第一布线层中的导线中的一部分与所述导电柱和所述天线电连接。
3.根据权利要求2所述的天线封装结构,其特征在于,所述第一布线层中的导线中的一部分和所述导电柱通过第一焊盘电连接;所述第一焊盘设置在第一布线层的表面。
4.根据权利要求1所述的天线封装结构,其特征在于,还包括,
第二布线层,设置在所述芯片第二面的表面,所述第二布线层中的导线中的一部分与所述金属层和所述导电柱电连接。
5.根据权利要求4所述的天线封装结构,其特征在于,所述导电柱和/或芯片第二面与所述第二布线层中的导线中的一部分通过至少部分第二焊盘电连接。
6.根据权利要求5所述的天线封装结构,其特征在于,还包括,
焊球,设置在第二布线层的表面,与所述第二焊盘电连接。
7.根据权利要求1所述的天线封装结构,其特征在于,还包括,载片,所述载片与第一布线层键合。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921972941.6U CN210535649U (zh) | 2019-11-13 | 2019-11-13 | 一种天线封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921972941.6U CN210535649U (zh) | 2019-11-13 | 2019-11-13 | 一种天线封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210535649U true CN210535649U (zh) | 2020-05-15 |
Family
ID=70608792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201921972941.6U Active CN210535649U (zh) | 2019-11-13 | 2019-11-13 | 一种天线封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210535649U (zh) |
-
2019
- 2019-11-13 CN CN201921972941.6U patent/CN210535649U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6977439B2 (en) | Semiconductor chip stack structure | |
US7372151B1 (en) | Ball grid array package and process for manufacturing same | |
JP5320611B2 (ja) | スタックダイパッケージ | |
US5508556A (en) | Leaded semiconductor device having accessible power supply pad terminals | |
JP3798620B2 (ja) | 半導体装置の製造方法 | |
US6781242B1 (en) | Thin ball grid array package | |
US20060043556A1 (en) | Stacked packaging methods and structures | |
US20020064905A1 (en) | Wire bonding method and semiconductor package manufactured using the same | |
US20100244278A1 (en) | Stacked multichip package | |
US7622800B2 (en) | Stacked semiconductor packages and method therefor | |
CN206282838U (zh) | 无源器件与有源器件的集成封装结构 | |
KR20110135956A (ko) | 다양한 ic 패키징 구성들을 가진 리드리스 어레이 플라스틱 패키지 | |
US7015591B2 (en) | Exposed pad module integrating a passive device therein | |
US20130069223A1 (en) | Flash memory card without a substrate and its fabrication method | |
US6849952B2 (en) | Semiconductor device and its manufacturing method | |
US7615487B2 (en) | Power delivery package having through wafer vias | |
KR20010056618A (ko) | 반도체패키지 | |
US20100289145A1 (en) | Wafer chip scale package with center conductive mass | |
CN210535649U (zh) | 一种天线封装结构 | |
CN210692484U (zh) | 天线封装结构 | |
KR20040060124A (ko) | 플립-칩 세라믹 패키징 방법 | |
US20110204521A1 (en) | Chip-scale semiconductor device package and method of manufacturing the same | |
KR100302594B1 (ko) | 반도체패키지용부재,반도체패키지및그제조방법 | |
CN219842980U (zh) | 高性能互连封装结构、模组及电子产品 | |
CN219658704U (zh) | 基板及封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |