CN210467841U - 一种阵列基板及显示器 - Google Patents

一种阵列基板及显示器 Download PDF

Info

Publication number
CN210467841U
CN210467841U CN201922114346.5U CN201922114346U CN210467841U CN 210467841 U CN210467841 U CN 210467841U CN 201922114346 U CN201922114346 U CN 201922114346U CN 210467841 U CN210467841 U CN 210467841U
Authority
CN
China
Prior art keywords
active layer
sub
transistor
array substrate
row direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201922114346.5U
Other languages
English (en)
Inventor
陈晓晓
冯博
肖文俊
王洋
纪昊亮
王世君
赵天鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201922114346.5U priority Critical patent/CN210467841U/zh
Application granted granted Critical
Publication of CN210467841U publication Critical patent/CN210467841U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本实用新型实施例提供一种阵列基板及显示器,涉及显示技术领域,可以在降低Cgs的同时,避免或减小工艺波动导致的晶体管的尺寸发生变化。该阵列基板包括多个亚像素组,每个所述亚像素组包括沿行方向相邻的两个亚像素;所述亚像素包括晶体管;所述亚像素组中一个所述亚像素中所述晶体管的有源层与另一个所述亚像素中所述晶体管的有源层中心对称;所述晶体管的源极和漏极沿行方向相对设置;所述有源层包括斜率互为相反数的两条边,所述源极和所述漏极在所述有源层上的正投影分别与所述有源层中斜率互为相反数的两条边相交。

Description

一种阵列基板及显示器
技术领域
本实用新型涉及显示技术领域,尤其涉及一种阵列基板及显示器。
背景技术
随着显示技术的快速发展,各种类型的显示器逐渐进入市场,例如液晶显示器(Liquid Crystal Display,简称LCD)、有机电致发光二极管显示器(Organic Light-Emitting Diode Display,简称OLED)等。
实用新型内容
本实用新型的实施例提供一种阵列基板及显示器,可以在降低Cgs的同时,避免或减小工艺波动导致的晶体管的尺寸发生变化。
为达到上述目的,本实用新型的实施例采用如下技术方案:
一方面,提供一种阵列基板,包括:多个亚像素组,每个所述亚像素组包括沿行方向相邻的两个亚像素;所述亚像素包括晶体管;所述亚像素组中一个所述亚像素中所述晶体管的有源层与另一个所述亚像素中所述晶体管的有源层中心对称;所述晶体管的源极和漏极沿行方向相对设置;所述有源层包括斜率互为相反数的两条边,所述源极和所述漏极在所述有源层上的正投影分别与所述有源层中斜率互为相反数的两条边相交。
在一些实施例中,所述有源层的形状由沿行方向依次排列的至少两个梯形组成;所述梯形的两个底边沿行方向相对设置,相邻两个所述梯形的底边完全重合;相邻两个所述梯形至少一对相交的腰的斜率互为相反数。
在一些实施例中,所述有源层的形状由沿行方向依次排列的三个梯形组成。
在一些实施例中,所述有源层的形状由沿行方向依次排列至少一个梯形和至少一个三角形组成;所述梯形的两个底边沿行方向相对设置,所述梯形的一个底边与所述三角形的一个边重合,所述三角形中与所述梯形的腰相交的边的斜率与该所述梯形的腰的斜率互为相反数。
在一些实施例中,所述有源层为轴对称图形;所述有源层关于沿所述行方向延伸的中心线对称。
在一些实施例中,所述有源层的形状为三角形、梯形、菱形、六边形中的一种。
在一些实施例中,所述源极和所述漏极的形状均呈L型;所述源极和所述漏极均包括沿所述行方向延伸的部分和沿列方向延伸的部分。
在一些实施例中,所述源极和所述漏极沿所述列方向延伸的部分在所述有源层上的正投影超出所述有源层的边界。
在一些实施例中,所述阵列基板还包括:设置在相邻两行亚像素组之间的两条栅线,以及设置在每列亚像素组的两个所述亚像素之间的数据线;每个所述亚像素组的两个所述亚像素中所述晶体管的源极或漏极均与设置在两个所述亚像素之间的数据线电连接;每个所述亚像素组的两个所述亚像素中所述晶体管的栅极分别与位于所述亚像素组两侧的两条所述栅线电连接。
另一方面,提供一种显示器,包括上述的阵列基板。
本实用新型实施例提供一种阵列基板及显示器,阵列基板包括多个亚像素组,每个亚像素组包括沿行方向相邻的两个亚像素;亚像素包括晶体管;亚像素组中一个亚像素中晶体管的有源层与另一个亚像素中晶体管的有源层中心对称;晶体管的源极和漏极沿行方向相对设置;有源层包括斜率互为相反数的两条边,源极和漏极在有源层上的正投影分别与有源层中斜率互为相反数的两条边相交。本实用新型实施例在设计有源层的形状时,在减小Cgs的同时,由于有源层包括斜率互为相反数的两条边,且源极和漏极在有源层上的正投影分别与有源层中斜率互为相反数的两条边相交,因而在制作晶体管的过程中,即使工艺波动导致有源层沿行方向偏移,源极在有源层上的正投影沿列方向的长度增加的同时,漏极在有源层上的正投影沿列方向的长度会相应减小;或者,源极在有源层上的正投影沿列方向的长度减小的同时,漏极在有源层上的正投影沿列方向的长度会相应增加,从而确保晶体管的沟道宽度保持不变或变化程度较小,即晶体管的尺寸保持不变或变化程度较小,这样一来,减小或避免了各个晶体管的充电差异,解决了显示器显示不良的问题。基于此,本实用新型实施例提供的阵列基板,在减小Cgs,降低了flicker水平的同时,可以确保在工艺波动下各个晶体管的尺寸保持不变或变化程度较小,减小或避免了各个晶体管的充电差异。
附图说明
为了更清楚地说明本实用新型实施例或相关技术中的技术方案,下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本实用新型实施例提供的一种显示器的结构示意图;
图2为本实用新型实施例提供的一种显示面板的区域划分示意图;
图3为本实用新型实施例提供的一种液晶显示面板的结构示意图;
图4为本实用新型实施例提供的一种电致发光显示面板的结构示意图;
图5为本实用新型实施例提供的一种阵列基板的结构示意图一;
图6为本实用新型实施例提供的一种晶体管的结构示意图一;
图7为本实用新型实施例提供的一种晶体管的结构示意图二;
图8为本实用新型实施例提供的一种晶体管的结构示意图三;
图9为本实用新型实施例提供的一种晶体管的结构示意图四;
图10为本实用新型实施例提供的一种晶体管的结构示意图五;
图11为本实用新型实施例提供的一种晶体管的结构示意图六;
图12为本实用新型实施例提供的一种晶体管的结构示意图七;
图13为本实用新型实施例提供的一种晶体管的结构示意图八;
图14为本实用新型实施例提供的一种晶体管的结构示意图九;
图15为本实用新型实施例提供的一种晶体管的结构示意图十;
图16为相关技术提供的一种阵列基板的结构示意图一;
图17为相关技术提供的一种阵列基板的结构示意图二;
图18为相关技术提供的一种阵列基板的结构示意图三;
图19为本实用新型实施例提供的一种阵列基板的结构示意图二;
图20为本实用新型实施例提供的一种阵列基板的结构示意图三。
附图标记:
01-显示区;02-周边区;011-亚像素;1-显示面板;2-框架;3-盖板玻璃;4-电路板;10-亚像素组;11-阵列基板;12-对盒基板;13-液晶层;14-上偏光片;15-下偏光片;16-显示用基板;17-封装层;18-栅线;19-数据线;20-有源层;30-源极;40-漏极;50-栅极;110-衬底;111-晶体管;112-像素电极;113-公共电极;114-第一绝缘层;115-第二绝缘层;120-基底;121-彩色滤光层;122-黑矩阵图案;161-阳极;162-发光功能层;163-阴极;164-像素界定层;165-平坦层。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
本实用新型实施例提供一种显示器,对于显示器的类型不进行限定,可以是液晶显示器;也可以是电致发光二极管显示器。其中,电致发光二极管显示器可以为有机电致发光二极管显示器或量子点电致发光二极管显示器(Quantum Dot Light Emitting Diodes,简称QLED)。
如图1所示,显示器的主要结构包括显示面板1、框架2、盖板玻璃3以及电路板4等其它电子配件。在显示器为液晶显示器的情况下,显示器还包括背光组件,背光组件用于为显示面板1提供光源。附图1中未示意出背光组件。
其中,框架2的纵截面呈U型,显示面板1、电路板4以及其它电子配件均设置于框架2内,电路板4设置于显示面板1的下方,盖板玻璃3设置于显示面板1远离电路板4的一侧。
如图2所示,显示面板1包括显示区01和周边区02,附图2以周边区02包围显示区01为例进行示意。显示区01包括多个亚像素011。周边区02用于布线,此外,也可以将栅极驱动电路设置于周边区02。
在显示器为液晶显示器的情况下,显示面板1为液晶显示面板。如图3所示,液晶显示面板的主要结构包括相对设置的阵列基板(Array基板)11和对盒基板12、以及设置在阵列基板11和对盒基板12之间的液晶层13。
在一些实施例中,如图3所示,对盒基板12包括设置在基底120上的彩色滤光层121,在此情况下,对盒基板12也可以称为彩膜基板(Color filter,简称CF)。其中,彩色滤光层121至少包括红色光阻单元、绿色光阻单元以及蓝色光阻单元。对盒基板12还包括设置在基底120上的黑矩阵图案122,黑矩阵图案122用于将红色光阻单元、绿色光阻单元以及蓝色光阻单元间隔开。
如图3所示,液晶显示面板还包括设置在对盒基板12远离液晶层13一侧的上偏光片14以及设置在阵列基板11远离液晶层13一侧的下偏光片15。
在显示器为电致发光二极管显示器的情况下,显示面板1为电致发光二极管显示面板。如图4所示,电致发光二极管显示面板的主要结构包括显示用基板16以及用于封装显示用基板16的封装层17。此处,封装层17可以为封装薄膜,也可以为封装基板。
如图4所示,显示用基板16包括阵列基板11以及设置在阵列基板11上,且位于每个亚像素011中的发光器件。发光器件包括阳极161、发光功能层162以及阴极163。显示用基板16还包括设置在阵列基板11上的像素界定层164,像素界定层164包括多个开口区,一个发光器件设置在一个开口区中。在一些实施例中,发光功能层162包括发光层。在另一些实施例中,发光功能层162除包括发光层外,还包括电子传输层(election transportinglayer,简称ETL)、电子注入层(election injection layer,简称EIL)、空穴传输层(holetransporting layer,简称HTL)以及空穴注入层(hole injection layer,简称HIL)中的一层或多层。
如图4所示,阵列基板11还包括设置在阵列基板11表面的平坦层165。
本实用新型实施例还提供一种阵列基板11,该阵列基板11可以应用于上述的液晶显示面板中,也可以应用于上述的电致发光显示面板中。
如图5所示,该阵列基板11包括:多个亚像素组10,每个亚像素组10包括沿行方向相邻的两个亚像素011;每个亚像素011包括晶体管(Thin Film Transistor,简称TFT)111;亚像素组10中一个亚像素011中晶体管111的有源层(Active)20与另一个亚像素011中晶体管111的有源层20中心对称;如图5和图6所示,晶体管111的源极30和漏极40沿行方向相对设置;有源层20包括斜率互为相反数的两条边,源极30和漏极40在有源层20上的正投影分别与有源层20中斜率互为相反数的两条边相交。
附图5以阵列基板11为液晶显示面板中的阵列基板为例进行示意。
本领域技术人员应该明白,阵列基板11中的亚像素011与显示面板1中的亚像素011与是一一正对的。
此处,亚像素组10中一个亚像素011中晶体管111的有源层20与另一个亚像素011中晶体管111的有源层20中心对称,即针对同一亚像素组10,将其中一个亚像素011中晶体管111的有源层20绕着某一点旋转180°后,与另一个亚像素011中晶体管111的有源层20重合,也即,亚像素组10中一个亚像素011中晶体管111的有源层20与另一个亚像素011中晶体管111的有源层20关于点对称,这个点叫做对称中心。
本领域技术人员应该明白,如图6所示,晶体管111除包括有源层20、源极30和漏极40外,还包括栅极50以及栅绝缘层(本实用新型实施例附图中均未示意出栅绝缘层)等。
此处,对于晶体管111的类型不进行限定,在一些实施例中,晶体管111为顶栅型晶体管。在此情况下,顶栅型晶体管包括依次设置的有源层20、栅绝缘层、栅极50、层间界定层以及源极30和漏极40。在另一些实施例中,晶体管111为底栅型晶体管。在此情况下,底栅型晶体管包括依次设置的栅极50、栅绝缘层、有源层20以及源极30、漏极40。
在一些实施例中,晶体管111为n型晶体管。在另一些实施例中,晶体管111为p型晶体管。
此外,阵列基板11还包括:栅线(Gate)和数据线(Data或Source)。
在阵列基板11应用于液晶显示面板的情况下,如图3所示,阵列基板11还包括设置在衬底110上,且位于每个亚像素011中的像素电极112,晶体管111的源极30或漏极40与像素电极112电连接。在一些实施例中,如图3所示,阵列基板11还包括设置在衬底110上的公共电极113。像素电极112和公共电极113可以设置在同一层,在此情况下,像素电极112和公共电极113均为包括多个条状子电极的梳齿结构。像素电极112和公共电极113也可以设置在不同层,在此情况下,如图3所示,像素电极112和公共电极113之间设置有第一绝缘层114。在公共电极113设置在晶体管111和像素电极112之间的情况下,如图3所示,公共电极113与晶体管111之间还设置有第二绝缘层115。在另一些实施例中,对盒基板12包括公共电极113。
在阵列基板11应用于电致发光二极管显示面板的情况下,阵列基板11的每个亚像素011包括设置在衬底110上的驱动电路,驱动电路包括多个晶体管111,驱动电路用于驱动位于该亚像素011中的发光器件发光,驱动电路中的驱动晶体管的源极或漏极与发光器件中的阳极161电连接。
本实用新型实施例提供的阵列基板11可以是单栅线阵列基板,也可以是双栅线(Dual gate)阵列基板。
单栅线阵列基板的结构为阵列基板11包括沿列方向排列,且沿行方向延伸的多条栅线和沿行方向排列,且沿列方向延伸的多条数据线,多条栅线和多条数据线限定出多个亚像素011。沿行方向排列的多个亚像素011中晶体管111的栅极50与同一栅线电连接,沿列方向排列的多个亚像素011中晶体管111的源极30或漏极40与同一数据线电连接。
双栅线阵列基板的结构为如图5所示,阵列基板11包括设置在相邻两行亚像素组10之间的两条栅线18,以及设置在每列亚像素组10的两个亚像素011之间的数据线19;每个亚像素组10的两个亚像素011中晶体管111的源极30或漏极40均与设置在两个亚像素011之间的数据线19电连接;每个亚像素组10的两个亚像素011中晶体管111的栅极50分别与位于亚像素组10两侧的两条栅线18电连接。
本领域技术人员应该明白,晶体管111为p型晶体管时,晶体管111的源极30与数据线19电连接;晶体管111为n型晶体管时,晶体管111的漏极40与数据线19电连接。本实用新型实施例以及附图均以晶体管111为n型晶体管为例,漏极40与数据线19电连接。在阵列基板11为液晶显示面板中的阵列基板的情况下,源极30与像素电极112电连接。
相对于单栅线阵列基板,双栅线阵列基板可以有效减少数据线19的数量,数据线19的数量减少一半,这样不仅可以减小扇出区(fanout)布线空间,实现窄边框或无边框设计,而且驱动芯片的数量也会相应减少,从而可以降低产品的成本。基于此,在本实用新型的一些实施例中,阵列基板11为双栅线阵列基板。
本实用新型实施例在设计有源层20的形状时,应以有源层20沿行方向左右移动后,源极30在有源层20上的正投影沿列方向的长度和漏极40在有源层20上的正投影沿列方向的长度之和不变或变化较小为准。以下提供几种具体的有源层20的形状。
在一些实施例中,如图6、图7、图8、图9、图10以及图11所示,有源层20的形状由沿行方向依次排列的至少两个梯形组成;梯形的两个底边沿行方向相对设置,相邻两个梯形的底边完全重合;相邻两个梯形至少一对相交的腰的斜率互为相反数。
在一些实施例中,如图6、图8以及图11所示,相邻两个梯形一对相交的腰的斜率互为相反数,另一对相交的腰位于同一水平线上。在另一些实施例中,如图7、图9以及图10所示,相邻两个梯形两对相交的腰的腰的斜率均互为相反数。
此处,有源层20的形状由沿行方向依次排列的至少两个梯形组成,可以是如图6、图7、图8以及图9所示,有源层20的形状由沿行方向依次排列的两个梯形组成;也可以是如图10和图11所示,有源层20的形状由沿行方向依次排列的三个梯形组成;当然还可以是如图12所示,有源层20的形状由沿行方向依次排列的两个梯形和一个三角形组成,三角形的一个边与梯形的一个底边重合,三角形中与梯形的腰相交的边的斜率与该梯形的腰的斜率互为相反数。
需要说明的是,源极30或漏极40在有源层20上的正投影与有源层20中斜率互为相反数的两条边的交点相交时,可以认为源极30或漏极40与这两条边中的任意一条相交。例如,如图10和图11所示,在有源层20的形状包括梯形,且沿行方向梯形的两侧具有其它图形例如梯形或三角形,源极30和漏极40在有源层20上的正投影分别与该梯形的两个底边重叠的情况下,可以认为源极30与边m相交,漏极40与边n相交,也可以认为源极30与边n相交,漏极40与边p相交。
在另一些实施例中,如图12和图13所示,有源层20的形状由沿行方向依次排列至少一个梯形和至少一个三角形组成;梯形的两个底边沿行方向相对设置,梯形的一个底边与三角形的一个边重合,三角形中与梯形的腰相交的边的斜率与该所述梯形的腰的斜率互为相反数。
例如,如图13所示,有源层20的形状由沿行方向依次排列一个梯形和一个三角形组成。又例如,如图12所示,有源层20的形状由沿行方向依次排列两个梯形和一个三角形组成。
在有源层20的形状由沿行方向依次排列的至少两个梯形组成,或者,由沿行方向依次排列至少一个梯形和至少一个三角形组成的情况下,梯形可以是直角梯形,也可以是等腰梯形,对此不进行限定。
在另一些实施例中,有源层20的形状为如图14所示的三角形、如图15所示的梯形、菱形、六边形等图形中的一种。
本领域技术人员应该明白,有源层20的形状包括但不限于上述图6、图7、图8、图9、图10、图11、图12、图13、图14以及图15所示的形状,还可以是其它形状,此处不再一一列举。
在一些实施例中,如图7、图9、图10以及图13所示,有源层20为轴对称图形;有源层20关于沿行方向延伸的中心线对称。
本实用新型实施例中,由于有源层20为轴对称图形,且有源层20关于沿行方向延伸的中心线对称,因而源极30与有源层20中斜率互为相反数的两条边相交,漏极40与有源层20中斜率互为相反数的两条边相交。
本实用新型实施例,对于源极30和漏极40的形状不进行限定,在一些实施例中,如图6、图7、图8、图9、图10、图11、图12、图13、图14以及图15所示,源极30和漏极40的形状均呈L型;源极30和漏极40均包括沿行方向延伸的部分和沿列方向延伸的部分。
在一些实施例中,源极30和漏极40沿列方向延伸的部分在有源层20上的正投影超出有源层20的边界。
本实用新型实施例,由于源极30和漏极40沿列方向延伸的部分在有源层20上的正投影超出有源层20的边界,因而在制作阵列基板11中的晶体管111时,即使有源层20相对于源极30、漏极40沿列方向发生偏移,也可以确保源极30在有源层20上的正投影沿列方向的长度和漏极40在有源层上的正投影沿列方向的长度不变。
本领域技术人员应该明白,晶体管111的尺寸(TFT Size)与沟道长度L和沟道宽度W有关。沟道长度L为源极30和漏极40之间的间距,沟道宽度W为源极30在有源层20上的正投影沿列方向的长度a和漏极40在有源层20上的正投影沿列方向的长度b之和的一半,即W=1/2(a+b)。在制作晶体管111时,源极30和漏极40之间的间距,即沟道长度L不会发生变化,但是工艺波动会导致有源层20的位置发生偏移,使得源极30和漏极40相对于有源层20的位置发生偏移,进而可能会导致源极30在有源层20上的正投影沿列方向的长度a和漏极40在有源层20上的正投影沿列方向的长度b发生变化,因此在制作晶体管111时,常通过沟道宽度W判断晶体管111的尺寸是否变化。
由于亚像素组10中一个亚像素011中晶体管111的有源层20与另一个亚像素011中晶体管111的有源层20中心对称,因而为了避免工艺波动导致亚像素组10中两个亚像素011中晶体管111的尺寸有差异,在阵列基板11为双栅线阵列基板的情况下,为了避免工艺波动导致不同行栅线18控制的晶体管111的尺寸有差异,因而相关技术中,如图16所示,晶体管111的有源层20的形状为方形。如图16所示,由于有源层20的形状为方形,因而在制作有源层20时,即使因为工艺导致有源层20相对于源极30、漏极40发生偏移例如左右移动,晶体管111的尺寸都不会发生变化。然而,如图16所示,有源层20的形状为方形时,Cgs相对较大。Cgs的大小可以用有源层20和栅极50在衬底110上的正投影重叠的区域中靠近源极30的部分的面积(如图16中的虚线框所示)来表示。
以显示器为液晶显示器为例,显示器的flicker(闪烁)水平通常用公式
Figure BDA0002295331230000111
来表示,其中,Vgh为高电平,Vgl为低电平,Cst为像素存储电容,Clcmin为液晶电容最小值,Clcmax为液晶电容最大值。根据上述公式可知,Cgs会影响显示器的flicker水平,Cgs越大,显示器的flicker水平越差,显示效果越差。
基于此,为了降低显示器的flicker水平,相关技术中采用将有源层20的形状设计为梯形的方案,以降低Cgs。如图17所示,相关技术中梯形的两个底边沿行方向相对设置,图17中虚线框内有源层20和栅极30在衬底110上的正投影重叠的区域用于表示Cgs的大大小。对比图16和图17,由于梯形的面积小于方形的方面,因而可以降低Cgs,从而降低显示器的flicker水平,提高显示效果。但是,将有源层20的形状设计为如图17所示的梯形后,在制作晶体管111时,若工艺波动导致有源层20位置发生偏移(shift),则源极30、漏极40与有源层20相对对位会发生偏移。如图18所示,有源层20向左移动后,沟道宽度由图17中L值变为图18中的L1和L2,L、L1、L2均等于1/2(a+b),参考图18和图19,可以看出,L1<L<L2。由于工艺波动导致有源层20发生偏移后,各个晶体管111的沟道宽度会不同,即各个晶体管111的尺寸会不同,这样一来会导致晶体管充电有差异,从而导致显示不良出现。
本实用新型实施例提供一种阵列基板11,阵列基板11包括多个亚像素组10,每个亚像素组10包括沿行方向相邻的两个亚像素011;亚像素011包括晶体管111;亚像素组10中一个亚像素011中晶体管111的有源层20与另一个亚像素011中晶体管111的有源层20中心对称;晶体管111的源极30和漏极40沿行方向相对设置;有源层20包括斜率互为相反数的两条边,源极30和漏极40在有源层20上的正投影分别与有源层20中斜率互为相反数的两条边相交。本实用新型实施例在设计有源层20的形状时,在减小Cgs的同时,由于有源层20包括斜率互为相反数的两条边,且源极30和漏极40在有源层20上的正投影分别与有源层20中斜率互为相反数的两条边相交,因而在制作晶体管111的过程中,即使工艺波动导致有源层20沿行方向偏移,源极30在有源层20上的正投影沿列方向的长度a增加的同时,漏极40在有源层20上的正投影沿列方向的长度b会相应减小;或者,源极30在有源层20上的正投影沿列方向的长度a减小的同时,漏极40在有源层20上的正投影沿列方向的长度b会相应增加,从而确保晶体管111的沟道宽度保持不变或变化程度较小,即晶体管111的尺寸保持不变或变化程度较小,这样一来,减小或避免了各个晶体管111的充电差异,解决了显示器显示不良的问题。基于此,本实用新型实施例提供的阵列基板11,在减小Cgs,降低了flicker水平的同时,可以确保在工艺波动下各个晶体管111的尺寸保持不变或变化程度较小,减小或避免了各个晶体管111的充电差异。
在阵列基板11的制作过程中,源极30、漏极40以及有源层20均与栅极50进行对位,源极30、漏极40与栅极50对位的偏差(overlay)、有源层20与栅极50对位的偏差分别为m1和m2,源极30、漏极40和有源层20因工艺能力导致的尺寸偏差(CD Tolerance)分别n1和n2。根据3σ准则,源极30、漏极40与有源层20相对工艺偏差最大为:
Figure BDA0002295331230000131
本实用新型实施例在制作阵列基板11时,有源层20相对于源极30、漏极40的位置偏移为X,X≤Xmax
以下以有源层20的形状由沿行方向依次排列的三个梯形组成为例,详细说明本实用新型实施例提供的阵列基板11,即使工艺波动导致有源层20相对于源极30、漏极40的位置发生变化,晶体管111的尺寸仍保持不变。
在有源层20相对于源极30和漏极40的位置不发生相对变化的情况下,如图19所示,晶体管111a和晶体管111b的宽度W均为
Figure BDA0002295331230000132
若在制作晶体管111的过程中,有源层20向左移动,如图20所示,晶体管111a的宽度W为
Figure BDA0002295331230000133
晶体管111b的宽度为
Figure BDA0002295331230000134
由于源极30和漏极40在有源层20上的正投影分别与有源层20中斜率互为相反数的两条边相交,有源层20中斜率互为相反数的两条边的斜率分别为k,-k,因而a1=a-2kx,b1=b+2kx,a2=a-2kx,b2=b+2kx。由于
Figure BDA0002295331230000135
因此可以得知,即使工艺波动导致有源层20相对于源极30、漏极40的位置发生变化,但晶体管111的沟道宽度W不变,即晶体管111的尺寸保持不变。
在此基础上,当有源层20的形状为方形时,Cgs中有源层20和栅极50在衬底110上的正投影重叠的区域中靠近源极30的部分的面积为
Figure BDA0002295331230000141
而本实用新型实施例中,有源层20的形状由沿行方向依次排列的三个梯形组成时,Cgs中有源层20和栅极50在衬底110上的正投影重叠的区域中靠近源极30的部分的面积为
Figure BDA0002295331230000142
Figure BDA0002295331230000143
由于b大于W,因而本实用新型实施例中Cgs更小,flicker水平更低。
基于上述可知,本实用新型实施例中Cgs更小,flicker水平更低,且在工艺波动的情况下,晶体管111的尺寸保持不变。
对于有源层20的材料不进行限定,在一些实施例中,有源层20的材料为非晶硅(α-Si)或氧化物。
以上所述,仅为本实用新型的具体实施方式,但本实用新型的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本实用新型的保护范围之内。因此,本实用新型的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种阵列基板,其特征在于,包括:多个亚像素组,每个所述亚像素组包括沿行方向相邻的两个亚像素;所述亚像素包括晶体管;
所述亚像素组中一个所述亚像素中所述晶体管的有源层与另一个所述亚像素中所述晶体管的有源层中心对称;所述晶体管的源极和漏极沿行方向相对设置;
所述有源层包括斜率互为相反数的两条边,所述源极和所述漏极在所述有源层上的正投影分别与所述有源层中斜率互为相反数的两条边相交。
2.根据权利要求1所述的阵列基板,其特征在于,所述有源层的形状由沿行方向依次排列的至少两个梯形组成;
所述梯形的两个底边沿行方向相对设置,相邻两个所述梯形的底边完全重合;相邻两个所述梯形至少一对相交的腰的斜率互为相反数。
3.根据权利要求2所述的阵列基板,其特征在于,所述有源层的形状由沿行方向依次排列的三个梯形组成。
4.根据权利要求1所述的阵列基板,其特征在于,所述有源层的形状由沿行方向依次排列至少一个梯形和至少一个三角形组成;
所述梯形的两个底边沿行方向相对设置,所述梯形的一个底边与所述三角形的一个边重合,所述三角形中与所述梯形的腰相交的边的斜率与该所述梯形的腰的斜率互为相反数。
5.根据权利要求1-4任一项所述的阵列基板,其特征在于,所述有源层为轴对称图形;所述有源层关于沿所述行方向延伸的中心线对称。
6.根据权利要求1所述的阵列基板,其特征在于,所述有源层的形状为三角形、梯形、菱形、六边形中的一种。
7.根据权利要求1所述的阵列基板,其特征在于,所述源极和所述漏极的形状均呈L型;
所述源极和所述漏极均包括沿所述行方向延伸的部分和沿列方向延伸的部分。
8.根据权利要求7所述的阵列基板,其特征在于,所述源极和所述漏极沿所述列方向延伸的部分在所述有源层上的正投影超出所述有源层的边界。
9.根据权利要求1所述的阵列基板,其特征在于,所述阵列基板还包括:设置在相邻两行亚像素组之间的两条栅线,以及设置在每列亚像素组的两个所述亚像素之间的数据线;
每个所述亚像素组的两个所述亚像素中所述晶体管的源极或漏极均与设置在两个所述亚像素之间的数据线电连接;每个所述亚像素组的两个所述亚像素中所述晶体管的栅极分别与位于所述亚像素组两侧的两条所述栅线电连接。
10.一种显示器,其特征在于,包括如权利要求1-9任一项所述的阵列基板。
CN201922114346.5U 2019-11-29 2019-11-29 一种阵列基板及显示器 Active CN210467841U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201922114346.5U CN210467841U (zh) 2019-11-29 2019-11-29 一种阵列基板及显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201922114346.5U CN210467841U (zh) 2019-11-29 2019-11-29 一种阵列基板及显示器

Publications (1)

Publication Number Publication Date
CN210467841U true CN210467841U (zh) 2020-05-05

Family

ID=70436904

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201922114346.5U Active CN210467841U (zh) 2019-11-29 2019-11-29 一种阵列基板及显示器

Country Status (1)

Country Link
CN (1) CN210467841U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111596531A (zh) * 2020-06-18 2020-08-28 京东方科技集团股份有限公司 一种曝光机的曝光方法及显示基板
CN111739911A (zh) * 2020-06-17 2020-10-02 深圳市华星光电半导体显示技术有限公司 显示基板母板及其制备方法、显示基板及其缺陷修补方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111739911A (zh) * 2020-06-17 2020-10-02 深圳市华星光电半导体显示技术有限公司 显示基板母板及其制备方法、显示基板及其缺陷修补方法
WO2021253511A1 (zh) * 2020-06-17 2021-12-23 深圳市华星光电半导体显示技术有限公司 显示基板母板及其制备方法、显示基板
CN111596531A (zh) * 2020-06-18 2020-08-28 京东方科技集团股份有限公司 一种曝光机的曝光方法及显示基板

Similar Documents

Publication Publication Date Title
KR101257734B1 (ko) 유기전계발광 표시장치
CN113196374B (zh) 显示基板及显示装置
US11751442B2 (en) Display panel and display device
KR101352113B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조방법
US9229289B2 (en) Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same
JP7453254B2 (ja) 表示基板及び表示装置
US11435636B2 (en) Method of manufacturing liquid crystal display device using first and second photoresists
EP2618209B1 (en) Active matrix substrate and electronic device comprising the same
US20220376003A1 (en) Display panel and display apparatus
CN114679914B (zh) 显示基板及其制作方法、显示装置
US20230030745A1 (en) Display substrate and display apparatus
US11974473B2 (en) Display substrate, manufacturing method thereof and display device
US20220320196A1 (en) Display substrate and display device
CN210467841U (zh) 一种阵列基板及显示器
US20230189596A1 (en) Display panel and display device
KR101663743B1 (ko) 유기전계발광 표시장치
US11289514B2 (en) TFT array substrate and display panel
KR102052741B1 (ko) 액정 디스플레이 장치
JP2023527255A (ja) 表示基板及び表示装置
CN219999921U (zh) 显示基板
KR20150062741A (ko) 프린지필드 스위칭모드 어레이기판 및 그 제조방법
WO2023185630A1 (zh) 显示基板
WO2023035188A1 (zh) 触控面板、触控显示面板和触控显示装置
WO2024060082A1 (zh) 显示基板及其制备方法、显示装置
EP4207153A1 (en) Display substrate and display apparatus

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant