CN210443556U - 存储器 - Google Patents
存储器 Download PDFInfo
- Publication number
- CN210443556U CN210443556U CN201921967830.6U CN201921967830U CN210443556U CN 210443556 U CN210443556 U CN 210443556U CN 201921967830 U CN201921967830 U CN 201921967830U CN 210443556 U CN210443556 U CN 210443556U
- Authority
- CN
- China
- Prior art keywords
- bit line
- line contact
- trench
- memory
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 48
- 238000002955 isolation Methods 0.000 claims description 46
- 125000006850 spacer group Chemical group 0.000 claims description 38
- 239000012212 insulator Substances 0.000 claims 1
- 239000004020 conductor Substances 0.000 abstract description 36
- 230000000694 effects Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 46
- 238000005530 etching Methods 0.000 description 18
- 239000000463 material Substances 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 208000032750 Device leakage Diseases 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本实用新型提供了一种存储器。通过使存储器中的位线接触窗在垂直于位线的延伸方向上具有较大的开口尺寸,从而在制备位线接触部时,将有利于提高位线接触窗其端部位置中的导电材料的去除效果,以避免在位线接触窗中出现导电材料残留的问题,提高存储器的器件性能。
Description
技术领域
本实用新型涉及半导体技术领域,特别涉及一种存储器。
背景技术
存储器,例如动态随机存储器(Dynamic Random Access Memory,DRAM),其通常包括存储电容器以及电性连接所述存储电容器的存储晶体管。
基于现有的存储器而言,目前仍存在制作难度大、制备工艺较为繁琐的问题。举例而言,在制备嵌入至衬底中的位线接触部时,通常是先形成位线接触窗在衬底中,接着填充导电材料在所述位线接触窗中,最后利用刻蚀工艺去除位线接触窗中的部分导电材料,以形成位线接触部。然而,在刻蚀去除位线接触窗中的导电材料时,常常会存在刻蚀不净的问题,进而容易引起器件漏电流的问题。
实用新型内容
本实用新型的目的在于提供一种存储器,以解决现有的存储器存在导电材料残留,而容易引发器件漏电流的问题。
为解决上述技术问题,本实用新型提供一种存储器,包括衬底和形成在所述衬底上的位线,所述位线沿着第一方向延伸。
其中,所述衬底中形成有多个有源区,以及所述衬底中还形成有位线接触窗,至少部分所述有源区暴露于所述位线接触窗,并且所述位线接触窗在垂直于位线的延伸方向上的开口尺寸大于所述位线接触窗在位线的延伸方向上的开口尺寸。
以及,所述存储器还包括位线接触部,所述位线接触部形成在所述位线接触窗中并与所述有源区电性连接,以及所述位线覆盖所述位线接触部的顶表面,并且所述位线接触部在垂直于位线的延伸方向上的宽度尺寸小于所述位线接触窗在垂直于位线的延伸方向上的开口尺寸,以使所述位线接触部的外侧壁和所述位线接触窗的沟槽侧壁相互间隔。
可选的,所述位线接触部在垂直于位线的延伸方向上的宽度尺寸小于所述位线接触部在位线的延伸方向上的宽度尺寸。
可选的,所述位线接触窗在垂直于位线的延伸方向上的开口尺寸大于等于2倍的最小特征尺寸,以及所述位线接触窗在位线的延伸方向上的开口尺寸小于2倍的最小特征尺寸。
可选的,所述位线接触窗的形状为椭圆状,并且所述位线接触窗的所述椭圆状的长轴方向垂直于位线的延伸方向。
可选的,所述位线和所述位线接触部在垂直于位线的延伸方向上的宽度尺寸均大于等于一个最小特征尺寸。
可选的,所述存储器还包括字线,所述字线掩埋在所述衬底中并沿着第二方向延伸,以和相应的有源区相交,并且所述有源区中与所述字线相交的部分位于所述有源区中暴露于所述位线接触窗的部分的侧边。
可选的,所述位线接触窗在位线的延伸方向上还横向延伸至所述字线的上方。
可选的,所述衬底中形成有字线沟槽,所述字线填充在所述字线沟槽中,并且所述字线的顶部位置低于所述字线沟槽的顶部位置,以及在所述字线沟槽高于字线的空间中还填充有间隔绝缘层,所述位线接触窗在位线的延伸方向上横向延伸至字线上方的所述间隔绝缘层中。
可选的,所述位线接触窗横向延伸至所述间隔绝缘层中的部分的宽度尺寸小于0.6倍的最小特征尺寸。
可选的,所述间隔绝缘层具有一隙缝,所述位线接触窗横向延伸至所述间隔绝缘层的缝隙,以和所述缝隙直接接触。
可选的,所述存储器还包括沟槽隔离结构,所述沟槽隔离结构形成在所述衬底中并围绕在所述有源区的外围;以及,所述位线接触窗在垂直于位线的延伸方向上还横向延伸至所述沟槽隔离结构中。
可选的,所述位线接触窗横向延伸在所述沟槽隔离结构中的部分的宽度尺寸大于等于0.5倍的最小特征尺寸。
可选的,所述衬底中形成有字线沟槽,所述字线沟槽中依次填充有字线和间隔绝缘层,以及所述字线沟槽位于所述位线接触窗的侧边,所述位线接触窗在位线的延伸方向上还横向延伸至所述间隔绝缘层中。
可选的,所述位线接触窗对应在所述沟槽隔离结构中的第一沟槽侧壁的平均斜率大于所述位线接触窗对应在所述间隔绝缘层中的第二沟槽侧壁的平均斜率。
可选的,所述位线接触部的顶表面高于所述衬底的顶表面;以及,所述存储器还包括连接部,所述连接部形成在所述衬底的顶表面上并和所述位线接触部沿着位线的延伸方向交替排布,以连接相邻的位线接触部,以及所述位线还覆盖所述连接部的顶表面。
在本实用新型提供的存储器中,位线接触窗其在垂直于位线的延伸方向上具有较大的开口尺寸(例如,大于位线接触窗在位线的延伸方向上的开口尺寸),从而在刻蚀位线接触窗中的导电材料以制备位线接触部时,即相当于增加了导电材料的去除空间,有利于实现位线接触窗其端部位置(例如,沟槽侧壁和拐角处)的导电材料的去除,改善位于位线接触窗的端部位置中的导电材料容易出现刻蚀不净的问题。并且,由于位线接触窗在垂直于位线的延伸方向上具有较大的宽度尺寸,从而使得位线接触部的外侧壁和与之正对的位线接触窗的沟槽侧壁之间相应的具备较大的间隔空间,如此即有利于后续绝缘材料的填充,以保障对位线接触部的电性隔离。
附图说明
图1为本实用新型一实施例中的存储器的俯视图;
图2a为图1所示的本实用新型一实施例中的存储器沿着aa’方向的剖面示意图;
图2b为图1所示的本实用新型一实施例中的存储器沿着bb’方向的剖面示意图;
图3为本实用新型一实施例中的存储器的形成方法的流程示意图;
图4a为本实用新型一实施例中的存储器的形成方法在其执行步骤S100时的俯视图;
图4b为本实用新型一实施例中的存储器的形成方法在其执行步骤S100时的剖面示意图;
图5a和图6a为本实用新型一实施例中的存储器的形成方法在其执行步骤S200时的俯视图;
图5b和图6b为本实用新型一实施例中的存储器的形成方法在其执行步骤S200时的剖面示意图;
图7a为本实用新型一实施例中的存储器的形成方法在其执行步骤S300时的俯视图;
图7b为本实用新型一实施例中的存储器的形成方法在其执行步骤S300时的剖面示意图;
图8a为本实用新型一实施例中的存储器的形成方法在其执行步骤S400时的俯视图;
图8b为本实用新型一实施例中的存储器的形成方法在其执行步骤S400时的剖面示意图;
图9a为本实用新型一实施例中的存储器的形成方法在其执行步骤S500时的俯视图;
图9b为本实用新型一实施例中的存储器的形成方法在其执行步骤S500时的剖面示意图。
其中,附图标记如下:
100-衬底;
110-位线接触窗;
110a-第一沟槽侧壁;
110b-第二沟槽侧壁;
210-导电层;
220-遮蔽层;
300-间隔绝缘层;
400-沟槽隔离结构;
500-连接部;
600-隔离层;
700-掩膜层;
700a-开口;
800-导电材料层;
800a-填充部;
800b-上层部;
AA-有源区;
BL-位线;
WL-字线;
S/D1-第一源/漏区;
S/D2-第二源/漏区。
具体实施方式
以下结合附图和具体实施例对本实用新型提出的存储器作进一步详细说明。根据下面说明,本实用新型的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本实用新型实施例的目的。
图1为本实用新型一实施例中的存储器的俯视图,图2a为图1所示的本实用新型一实施例中的存储器沿着aa’方向的剖面示意图,图2b为图1所示的本实用新型一实施例中的存储器沿着bb’方向的剖面示意图。
结合图1和图2a~图2b所示,所述存储器包括衬底100以及形成在所述衬底100上的位线BL,所述位线BL沿着预定方向延伸。本实施例中,所述位线BL的延伸方向为第一方向(Y方向)。
具体的,所述衬底100中形成有多个有源区AA,所述有源区AA中具有第一源/漏区S/D1和第二源/漏区S/D2。
本实施例中,所述有源区AA相对于第一方向倾斜延伸(即,所述有源区AA沿着Z方向延伸)。以及,每一所述有源区AA中所述第一源/漏区S/D1对应在所述有源区AA的中间区域,并在所述有源区AA的两个端部上均形成有所述第二源/漏区S/D2(即,两个第二源/漏区S/D2分别布置在所述第一源/漏区S/D1的两侧)。
其中,所述有源区AA用于形成存储器的存储单元,所述存储单元例如为存储晶体管。以及,所述第一源/漏区S/D1和所述第二源/漏区S/D2可用于构成所述存储晶体管的漏区和源区,并且所述第一源/漏区S/D1电性连接至所述位线BL,所述第二源/漏区S/D2电性连接至一存储电容器。
继续参考图1和图2a~图2b所示,所述衬底100还形成有位线接触窗110,以及至少部分所述有源区AA暴露于所述位线接触窗110。本实施例中,所述第一源/漏区S/D1暴露于所述位线接触窗110。
进一步的,所述位线接触窗110在垂直于位线的延伸方向上的开口尺寸大于所述位线接触窗110在位线的延伸方向上的开口尺寸。即,所述位线接触窗110在第二方向(X方向)上的开口尺寸W1大于所述位线接触窗110在第一方向(Y方向)上的开口尺寸W2。其中,第一方向垂直第二方向。本实施例中,所述位线接触窗110的形状为椭圆状,并且所述位线接触窗110的所述椭圆状的长轴方向垂直于位线的延伸方向,以及所述位线接触窗110的所述椭圆状的短轴方向平行于位线的延伸方向。
即,所述位线接触窗110在垂直于位线的延伸方向上具有较大的开口尺寸,从而可使容纳于所述位线接触窗110中的位线接触部BC的外侧壁可以较大距离的远离所述位线接触窗110的沟槽侧壁。
具体的,所述存储器还包括位线接触部BC,所述位线接触部BC即形成在所述位线接触窗110中并与所述有源区AA电性连接,本实施例中所述位线接触部BC与所述第一源/漏区S/D1电性连接。
以及,所述位线接触部BC在垂直于位线的延伸方向上的宽度尺寸小于所述位线接触窗110在垂直于位线的延伸方向上的开口尺寸W1,以使所述位线接触部BC的外侧壁和所述位线接触窗110的沟槽侧壁相互间隔。
如上所述,由于所述位线接触窗110在第二方向(X方向)上的开口尺寸W1较大,从而在所述位线接触窗110中填充导电材料以制备所述位线接触部BC时,可以使得所述位线接触窗110在靠近其沟槽侧壁的区域具有更大的空间以实现导电材料的释放,避免了在制备位线接触部BC时容易在位线接触窗110的沟槽侧壁以及拐角位置出现导电材料残留的问题。
本实施例中,所述位线接触部BC在垂直于位线的延伸方向上的宽度尺寸进一步小于所述位线接触部BC在位线的延伸方向上的宽度尺寸。结合如上所述的位线接触窗110在垂直于位线的延伸方向上具有更大的开口尺寸,相应的可以知晓所述位线接触部BC的外侧壁和与之相互正对的沟槽侧壁之间具有较大的间隔尺寸。
具体的,所述位线接触窗110在垂直于位线的延伸方向上的开口尺寸W1大于等于2倍的最小特征尺寸,即,所述位线接触窗110在第二方向上的开口尺寸W1≥2*F,其中F为在当前工艺条件下所能够得到的最小特征尺寸。以及,所述位线接触窗110在位线的延伸方向上的开口尺寸W2小于所述位线接触窗110在垂直于位线的延伸方向上的开口尺寸W1,例如所述位线接触窗110在位线的延伸方向上的开口尺寸W2可以小于2倍的最小特征尺寸(即,所述位线接触窗110在第一方向上的开口尺寸W2<2*F)。
即,本实施例中,所述位线接触窗110的椭圆状,其长轴方向上的长度尺寸大于等于2倍的最小特征尺寸,其短轴方向上的长度尺寸小于2倍的最小特征尺寸。
可以理解为,所述位线接触窗110正对在所述有源区正上方的部分对应于至少一个最小特征尺寸F,基于此,所述位线接触窗110从所述有源区AA在垂直于位线的延伸方向上往两个相反方向各横向延伸出至少0.5个最小特征尺寸(即,所述位线接触窗110沿着第二方向往两个相反方向各横向延伸出有源区的尺寸≥0.5*F),由此可以得到所述位线接触窗110在第二方向上的开口尺寸W1大于等于的2倍的最小特征尺寸(2*F)。以及,可以使所述位线接触窗110从所述有源区AA在位线的延伸方向上往两个相反方向各横向延伸出不超过0.6个最小特征尺寸(即,所述位线接触窗110沿着第一方向往两个相反方向各横向延伸出有源区的尺寸<0.6*F),只要使所述位线接触窗110在第一方向上的开口尺寸小于其在第二方向上的开口尺寸即可。
本实施例中,所述位线接触部BC在第二方向上的宽度尺寸对应于至少一个最小特征尺寸F(即,所述位线接触部BC在第二方向上的宽度尺寸大于等于一个最小特征尺寸F),则所述位线接触部BC的外侧壁和与之相对的沟槽侧壁之间的间隔尺寸例如为0.5倍的最小特征尺寸。
继续参考图1以及图2a~图2b所示,所述位线BL沿着第一方向(Y方向)延伸,并且还覆盖排布在其延伸方向上的位线接触部BC。本实施例中,所述位线BL包括由下至上堆叠设置的导电层210和遮蔽层220。
具体的,所述位线BL覆盖相应的位线接触部BC,以使所述位线BL中的导电层210和相应的位线接触部BC电性连接,进而可以通过所述位线BL实现对存储单元的电性传输。
进一步的,所述位线BL的侧壁还与所述位线接触部BC的侧壁齐平或接近齐平。具体而言,在制备所述位线接触部BC时,可以直接利用所述位线BL作为掩膜图形以定义出所述位线接触部BC的图形。
基于此,所述位线BL的宽度尺寸也相应的小于所述位线接触窗110在第二方向上的开口尺寸W1。例如,所述位线BL的宽度尺寸也对应于至少一个最小特征尺寸F,即,所述位线BL的宽度尺寸大于等于一个最小特征尺寸F。以及,所述位线BL和所述位线接触部BC在第二方向上的宽度尺寸还可以进一步小于1.5倍的最小特征尺寸(1.5*F)。
继续参考图1以及图2a~图2b所示,所述存储器还包括字线WL,所述字线WL掩埋在所述衬底100中并沿着第二方向(X方向)延伸,以和相应的有源区AA相交,并且所述有源区AA中与所述字线WL相交的部分位于所述有源区AA中暴露于所述位线接触窗110的部分的侧边。
本实施例中,所述有源区AA中的所述第一源/漏区S/D1和所述第二源/漏区S/D2分别设置在所述字线WL的两侧。以及,本实施例中,每一有源区AA与两条字线WL相交,并且所述有源区AA中的第一源/漏区S/D1即位于所述两条字线WL之间。
具体的,所述衬底100中形成有字线沟槽,所述字线WL即填充在所述字线沟槽中。本实施例中,所述字线WL的顶表面低于所述字线沟槽的顶部,并且在所述字线沟槽高于字线WL的空间中还填充有间隔绝缘层300,所述间隔绝缘层300对应的覆盖所述字线WL。其中,所述间隔绝缘层300的材料例如包括氮化硅。
进一步的,所述位线接触窗110的底部位置高于所述字线WL的顶部位置,基于此,所述位线接触窗110沿着第一方向(即,位线的延伸方向)横向延伸至所述字线WL的上方,此时仍可以确保所述字线WL不会暴露出。具体的,所述位线接触窗110从所述有源区AA沿着第一方向横向延伸至所述字线WL上方的间隔绝缘层300中,并基于所述间隔绝缘层300保障所述字线WL与填充在所述位线接触窗中的位线接触部BC的电性隔离。
如上所述,所述位线接触窗110在第一方向上从所述有源区AA横向延伸出有源区的宽度尺寸小于0.6倍的最小特征尺寸(0.6*F),基于此,即相当于所述位线接触窗110延伸在所述字线WL上方的间隔绝缘层300中的宽度尺寸小于0.6倍的最小特征尺寸(0.6*F)。
具体的实施例中,所述间隔绝缘层300还具有一隙缝(所述缝隙例如形成在所述间隔绝缘层300的中间位置,并沿着高度方向延伸),以及所述位线接触窗110在第一方向上横向延伸至所述间隔绝缘层300的缝隙,以和所述缝隙直接接触。举例而言,所述间隔绝缘层300的缝隙形成在间隔绝缘层的中间位置,当所述位线接触窗110横向延伸至所述间隔绝缘层300中的部分的宽度尺寸介于0.5~0.6倍的最小特征尺寸(0.5*F~0.6*F)时,则所述位线接触窗110相应的还延伸至所述间隔绝缘层300的缝隙位置。
继续参考图1以及图2a~图2b所示,所述存储器还包括沟槽隔离结构400,所述沟槽隔离结构400形成在所述衬底100中并围绕在所述有源区AA的外围。即,相邻的有源区AA可以利用所述沟槽隔离结构400相互分隔。可以理解的是,通过形成所述沟槽隔离结构400,进而定义出所述有源区AA。其中,所述沟槽隔离结构400可以为浅沟槽隔离结构(ShallowTrench Isolation,STI)。
其中,所述沟槽隔离结构400例如包括形成在所述衬底100中的隔离沟槽,以及填充在所述隔离沟槽中的隔离材料层。本实施例中,所述沟槽隔离结构400的隔离材料层例如具有不同于所述间隔绝缘层300的材料,例如,所述沟槽隔离结构400的隔离材料层可以包括氮化硅等。
以及,所述位线接触窗110在第二方向(X方向)上还从所述有源区AA横向延伸至与对应有源区邻接的沟槽隔离结构400中。如上所述,所述位线接触窗110在第二方向上从所述有源区AA横向延伸出有源区的宽度尺寸大于等于0.5倍的最小特征尺寸(0.5*F),基于此,即相当于所述位线接触窗110延伸在所述沟槽隔离结构400中的宽度尺寸大于等于0.5倍的最小特征尺寸(0.5*F)。
重点参考图2a和图2b所示,本实施例中,所述位线接触窗110中对应在所述沟槽隔离结构400中的第一沟槽侧壁110a,与所述位线接触窗110中对应在所述间隔绝缘层300中的第二沟槽侧壁110b具有不同的倾斜度。具体的,所述位线接触窗110的第一沟槽侧壁110a的平均斜率大于所述第二沟槽侧壁110b的平均斜率。例如,所述第一沟槽侧壁110a呈现为坡度较大的直线型侧壁,所述第二沟槽侧壁110b呈现为具有较大弧度的弧形侧壁。
换言之,所述位线接触窗110延伸在所述沟槽隔离结构400中的第一沟槽部,其在横向和纵向都较大程度的延伸在所述沟槽隔离结构400中,以及所述位线接触窗110延伸在所述间隔绝缘层300中的第二沟槽部,其在横向和纵向都相对于所述第一沟槽部更小程度的延伸在所述间隔绝缘层300中。如此,即有利于进一步保障填充在位线接触窗110中的位线接触部BC与字线WL之间的隔离性能。
继续参考图2a和图2b所示,所述位线接触部BC还从所述位线接触窗110中向上延伸出,即,所述位线接触部BC的顶表面高于所述衬底100的顶表面。
进一步的,所述存储器还包括连接部500,所述连接部500形成在所述衬底100的顶表面上,并和所述位线接触部BC沿着位线的延伸方向(即,第一方向)交替排布,以连接相邻的位线接触部BC。基于此,相互连接的位线接触部BC和连接部500即相应的沿着位线的延伸方向延伸。
本实施例中,所述位线接触部BC的顶表面和所述连接部500的顶表面齐平,以及所述位线BL覆盖所述位线接触部BC的顶表面和所述连接部500的顶表面。可以理解的是,所述位线接触部BC和所述连接部500可以利用同一膜层形成,并且在制备的过程中均是基于所述位线BL的掩膜下定义出相应的图形。
基于如上所述的存储器,本实施例中还提供了形成存储器的方法。图3为本实用新型一实施例中的存储器的形成方法的流程示意图,如图3所示,所述存储器的形成方法可以包括:
步骤S100,提供一衬底,所述衬底中形成有多个有源区;
步骤S200,形成多个位线接触窗在所述衬底中,所述位线接触窗暴露出至少部分所述有源区,并且所述位线接触窗在第二方向上的开口尺寸大于所述位线接触窗在第一方向上的开口尺寸;
步骤S300,形成导电材料层在所述衬底上,所述导电材料层至少填充所述位线接触窗,所述导电材料层填充在所述位线接触窗中的部分构成填充部;
步骤S400,形成位线在所述导电材料层上,所述位线沿着第一方向延伸并至少覆盖所述导电材料层的所述填充部,并且所述位线在第二方向上的宽度尺寸小于所述填充部在第二方向上的宽度尺寸,以使所述填充部沿着第二方向延伸的端部暴露出;
步骤S500,以所述位线为掩膜刻蚀所述导电材料层,以去除所述填充部沿着第二方向延伸的端部,并利用剩余的填充部构成位线接触部。
以下结合各个步骤的结构示意图对形成存储器的方法进行详细说明。
图4a为本实用新型一实施例中的存储器的形成方法在其执行步骤S100时的俯视图,图4b为本实用新型一实施例中的存储器的形成方法在其执行步骤S100时的剖面示意图。
在步骤S100中,具体参考图4a和图4b所示,提供一衬底100,所述衬底100中形成有多个有源区AA。本实施例中,所述有源区AA相对于后续形成的字线和位线均为倾斜延伸。
其中,可以先在所述衬底100中形成多个沟槽隔离结构400,以界定出多个所述有源区AA。以及,所述有源区AA中的第一源/漏区S/D1和第二源/漏区S/D2可以通过离子注入工艺形成。
进一步的,在所述衬底100中还形成有字线WL,所述字线WL掩埋在所述衬底100中并沿着第二方向(X方向)延伸,以和相应的有源区AA相交。并且,所述有源区AA中的所述第一源/漏区S/D1和所述第二源/漏区S/D2分别位于所述字线WL的两侧。
具体的,所述字线WL的形成方法例如包括如下步骤。
第一步骤,形成多个字线沟槽在所述衬底100中;其中,所述字线沟槽沿着第二方向(X方向)延伸,并且所述字线沟槽还穿过相应的有源区AA,从而使后续所形成的字线WL即与相应的有源区AA相交。
第二步骤,填充字线材料在所述字线沟槽中,以形成沿第二方向(X方向)延伸的字线WL。
本实施例中,在沉积有字线材料之后,还可进一步对所述字线材料执行回刻蚀工艺,以降低所述字线WL的高度,使最终所形成的字线WL的顶部位置低于所述字线沟槽300a的顶部位置。
继续参考图4b所示,所述字线WL没有完全填充字线沟槽,从而可以在字线WL上方的字线沟槽中继续填充间隔绝缘层300,所述间隔绝缘层300覆盖所述字线WL,以避免字线WL与其他的器件电性连接。
以及,在形成所述间隔绝缘层300之后,还可以进一步形成隔离层600在所述衬底100上,所述隔离层600覆盖所述第一源/漏区S/D1和第二源/漏区S/D2。其中,所述间隔绝缘层300和所述隔离层600的材料例如均包括氮化硅(SiN)等。
需要说明的是,为了更清晰表示,图4a中示意出了间隔绝缘层,而未示意出隔离层。
图5a和图6a为本实用新型一实施例中的存储器的形成方法在其执行步骤S200时的俯视图,图5b和图6b为本实用新型一实施例中的存储器的形成方法在其执行步骤S200时的剖面示意图。
在步骤S200中,具体参考图5a~图5b和图6a~图6b所示,形成多个位线接触窗110在所述衬底100中,所述位线接触窗110暴露出至少部分所述有源区AA,并且所述位线接触窗110在垂直于位线的延伸方向上的开口尺寸W1大于所述位线接触窗110在位线的延伸方向上的开口尺寸W2。
其中,所述位线接触窗200a可基于一掩模版执行光刻工艺,并进一步对衬底100执行刻蚀工艺以形成。
需要说明的是,本实施例中所形成的位线接触窗110其在不同方向上具有不同的开口尺寸。以及,所述位线接触窗110在不同方向上延伸至不同的部件中,例如,所述位线接触窗110在第一方向上(Y方向上)延伸至字线WL上方的间隔绝缘层300中,以及在第二方向上(X方向上)延伸至所述沟槽隔离结构400中。基于此,本实施例中,可通过调整刻蚀工艺,以形成在不同方向上具有不同开口尺寸的位线接触窗110。
具体而言,所述位线接触窗110的形成方法例如包括如下步骤。
第一步骤,具体参考图5a和图5b所示,形成掩膜层700在所述衬底100上,本实施例中,所述掩膜层700即相应的形成在所述隔离层600上。
以及,所述掩膜层700中形成有开口700a,所述开口700a的位置即对应于后续需形成的位线接触窗的位置。其中,所述开口700a在第一方向和第二方向上的开口尺寸可以相等,例如,所述开口700a的形状为圆形。
第二步骤,具体参考图6a和图6b所示,以所述掩膜层700为掩膜执行刻蚀工艺,以形成所述位线接触窗110。
其中,所述刻蚀工艺包括:纵向依次刻蚀所述隔离层600和衬底100至预定深度位置,所述预定深度位置高于字线WL的顶部位置;横向刻蚀所述间隔绝缘层300,以使所述位线接触窗110横向延伸至所述间隔绝缘层300中;以及,横向刻蚀邻接的沟槽隔离结构400,以使所述位线接触窗110还横向延伸至所述沟槽隔离结构400中。
需要说明的是,可以根据所述间隔绝缘层300和所述沟槽隔离结构400的材料,对应调制所述刻蚀工艺的刻蚀参数,以使得所述刻蚀工艺对所述沟槽隔离结构400的刻蚀速率大于对所述间隔绝缘层300的刻蚀速率。如此一来,即可使所形成的位线接触窗110在第二方向上延伸至沟槽隔离结构400中的宽度尺寸,大于所述位线接触窗110在第一方向上延伸至间隔绝缘层300中的宽度尺寸,进而可使所述位线接触窗110在第二方向上的开口尺寸W1大于在第一方向上的开口尺寸W2。
图7a为本实用新型一实施例中的存储器的形成方法在其执行步骤S300时的俯视图,图7b为本实用新型一实施例中的存储器的形成方法在其执行步骤S300时的剖面示意图。
在步骤S300中,具体参考图7a和图7b所示,形成导电材料层800在所述衬底100上,所述导电材料层800至少填满所述位线接触窗110。其中,所述导电材料层800填充在所述位线接触窗110中的部分构成填充部800a。
本实施例中,所述导电材料层800填充所述位线接触窗110,还进一步延伸覆盖所述衬底100的顶表面,所述导电材料层800覆盖所述衬底顶表面的部分构成上层部800b。并且,所述导电材料层800为平坦化后的膜层,即,所述导电材料层800的顶表面为平坦表面,并且所述填充部800a和所述上层部800b的顶表面齐平。
需要说的是,为了便于理解,图8a中未示意出导电材料层的上层部,而仅示意出导电材料层的填充部。
图8a为本实用新型一实施例中的存储器的形成方法在其执行步骤S400时的俯视图,图8b为本实用新型一实施例中的存储器的形成方法在其执行步骤S400时的剖面示意图。
在步骤S400中,具体参考图8a和图8b所示,形成多条位线BL在所述导电材料层800上,所述位线BL沿着第一方向(Y方向)延伸并与相应的位线接触窗110相交,以至少覆盖所述导电材料层800填充在所述位线接触窗110中的填充部800a。
其中,所述位线BL在第二方向上的宽度尺寸小于所述位线接触窗110在第二方向上的宽度尺寸,此时,所述位线BL在第二方向上的宽度尺寸即相应的小于所述填充部800a在第二方向上的宽度尺寸,如此以使得所述填充部800a沿着第二方向延伸的端部暴露出。本实施例中,所述位线BL覆盖排布在其延伸方向上的填充部800a和上层部800b。
继续参考图8b所示,所述位线BL例如包括上下堆叠设置的导电层210和遮蔽层220。其中,所述导电层210例如为金属层,所述遮蔽层220例如为绝缘层,用于避免所述导电层210从上方暴露出。以及,所述遮蔽层220还可以作为掩膜层,以在后续工艺中掩膜刻蚀所述导电材料层800。
图9a为本实用新型一实施例中的存储器的形成方法在其执行步骤S500时的俯视图,图9b为本实用新型一实施例中的存储器的形成方法在其执行步骤S500时的剖面示意图。
在步骤S500中,具体参考图9a和图9b所示,以所述位线BL为掩膜刻蚀所述导电材料层800,以去除所述填充部800a沿着第二方向延伸的端部,并利用剩余的填充部800a构成位线接触部BC。
如上所述,所述位线接触窗110在第二方向(X方向)上的宽度尺寸较大(即,大于所述位线接触窗110在第一方向(Y方向)上的宽度尺寸),相应的使得所述位线接触窗110沿着第二方向从所述位线BL的下方延伸暴露出的端部的尺寸较大。基于此,则在对位于所述位线接触窗的端部位置中的填充部进行刻蚀时,即能够有较大的空间实现导电材料的去除过程,有利于提高位线接触窗110的沟槽侧壁和拐角处的导电材料的去除效率,避免在沟槽侧壁和拐角处容易出现刻蚀不净的问题。
需要说明的是,所述位线接触窗110在第二方向(X方向)上的开口尺寸较大,相应的使得所述位线接触部BC的外侧壁和与之正对的沟槽侧壁之间具有较大的间隔空间,进而在后续填充绝缘材料于所述位线接触窗110中时,即可以提高绝缘材料的填充性能,确保对所述位线接触部BC的电性隔离。
此外,本实施例中,在刻蚀所述导电材料层800时,还包括去除上层部中暴露于所述位线BL的部分。即,所述填充部中位于所述位线BL正下方的部分被保留,以构成位线接触部BC;以及,所述上层部中位于所述位线BL正下方的部分被保留,并用于构成连接部500,所述位线接触部BC和所述连接部500依次交替连接,并沿着所述第一方向延伸。
需要说明的是,虽然本实用新型已以较佳实施例披露如上,然而上述实施例并非用以限定本实用新型。对于任何熟悉本领域的技术人员而言,在不脱离本实用新型技术方案范围情况下,都可利用上述揭示的技术内容对本实用新型技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本实用新型技术方案的内容,依据本实用新型的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本实用新型技术方案保护的范围。
还应当理解的是,除非特别说明或者指出,否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等,而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
此外还应该认识到,此处描述的术语仅仅用来描述特定实施例,而不是用来限制本实用新型的范围。必须注意的是,此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准,除非上下文明确表示相反意思。例如,对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述,并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及,词语“或”应该被理解为具有逻辑“或”的定义,而不是逻辑“异或”的定义,除非上下文明确表示相反意思。此外,本实用新型实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。
Claims (8)
1.一种存储器,其特征在于,所述存储器包括衬底和形成在所述衬底上的位线,所述位线沿着第一方向延伸;其中,
所述衬底中形成有多个有源区,以及所述衬底中还形成有位线接触窗,至少部分所述有源区暴露于所述位线接触窗,并且所述位线接触窗在垂直于位线的延伸方向上的开口尺寸大于所述位线接触窗在位线的延伸方向上的开口尺寸;
以及,所述存储器还包括位线接触部,所述位线接触部形成在所述位线接触窗中并与所述有源区电性连接,以及所述位线覆盖所述位线接触部的顶表面,并且所述位线接触部在垂直于位线的延伸方向上的宽度尺寸小于所述位线接触窗在垂直于位线的延伸方向上的开口尺寸,以使所述位线接触部的外侧壁和所述位线接触窗的沟槽侧壁相互间隔。
2.如权利要求1所述的存储器,其特征在于,所述位线接触窗在垂直于位线的延伸方向上的开口尺寸大于等于2倍的最小特征尺寸,以及所述位线接触窗在位线的延伸方向上的开口尺寸小于2倍的最小特征尺寸,其中所述位线接触窗的形状为椭圆状,并且所述位线接触窗的所述椭圆状的长轴方向垂直于位线的延伸方向。
3.如权利要求1所述的存储器,其特征在于,所述衬底中形成有字线沟槽,所述字线沟槽中填充有字线,并且所述字线的顶部位置低于所述字线沟槽的顶部位置,以及在所述字线沟槽高于字线的空间中还填充有间隔绝缘层,所述位线接触窗在位线的延伸方向上横向延伸至字线上方的所述间隔绝缘层中。
4.如权利要求3所述的存储器,其特征在于,所述位线接触窗横向延伸至所述间隔绝缘层中的部分的宽度尺寸小于0.6倍的最小特征尺寸。
5.如权利要求3所述的存储器,其特征在于,所述间隔绝缘层具有一隙缝,所述位线接触窗横向延伸至所述间隔绝缘层的缝隙,以和所述缝隙直接接触。
6.如权利要求1所述的存储器,其特征在于,所述存储器还包括沟槽隔离结构,所述沟槽隔离结构形成在所述衬底中并围绕在所述有源区的外围;以及,所述位线接触窗在垂直于位线的延伸方向上还横向延伸至所述沟槽隔离结构中,所述位线接触窗横向延伸在所述沟槽隔离结构中的部分的宽度尺寸大于等于0.5倍的最小特征尺寸。
7.如权利要求6所述的存储器,其特征在于,所述衬底中形成有字线沟槽,所述字线沟槽中依次填充有字线和间隔绝缘层,以及所述字线沟槽位于所述位线接触窗的侧边,所述位线接触窗在位线的延伸方向上还横向延伸至所述间隔绝缘层中。
8.如权利要求7所述的存储器,其特征在于,所述位线接触窗对应在所述沟槽隔离结构中的第一沟槽侧壁的平均斜率大于所述位线接触窗对应在所述间隔绝缘层中的第二沟槽侧壁的平均斜率。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921967830.6U CN210443556U (zh) | 2019-11-14 | 2019-11-14 | 存储器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921967830.6U CN210443556U (zh) | 2019-11-14 | 2019-11-14 | 存储器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210443556U true CN210443556U (zh) | 2020-05-01 |
Family
ID=70412039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201921967830.6U Active CN210443556U (zh) | 2019-11-14 | 2019-11-14 | 存储器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210443556U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111785720A (zh) * | 2020-06-02 | 2020-10-16 | 中国科学院微电子研究所 | 半导体存储器、其制作方法及电子设备 |
-
2019
- 2019-11-14 CN CN201921967830.6U patent/CN210443556U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111785720A (zh) * | 2020-06-02 | 2020-10-16 | 中国科学院微电子研究所 | 半导体存储器、其制作方法及电子设备 |
CN111785720B (zh) * | 2020-06-02 | 2023-03-24 | 中国科学院微电子研究所 | 半导体存储器、其制作方法及电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102688159B1 (ko) | 반도체 장치 | |
CN111640749A (zh) | 存储器及其形成方法 | |
US7935598B2 (en) | Vertical channel transistor and method of fabricating the same | |
US7535061B2 (en) | Fin-field effect transistors (Fin-FETs) having protection layers | |
KR100506460B1 (ko) | 반도체소자의 트랜지스터 및 그 형성방법 | |
KR102003004B1 (ko) | 매립 게이트를 포함하는 반도체 소자 및 그 제조 방법 | |
US20040029346A1 (en) | DRAM with vertical transistor and trench capacitor memory cells and method of fabrication | |
CN110707083B (zh) | 半导体存储装置及其形成方法 | |
KR100745917B1 (ko) | 반도체 소자의 제조 방법 | |
US10020380B2 (en) | Power device with high aspect ratio trench contacts and submicron pitches between trenches | |
US20130292776A1 (en) | Semiconductor device employing fin-type gate and method for manufacturing the same | |
CN210296375U (zh) | 半导体器件、存储器 | |
CN112349720B (zh) | 半导体存储装置 | |
CN212010971U (zh) | 半导体存储装置 | |
CN111640759A (zh) | 半导体存储装置及其形成方法 | |
CN111863815A (zh) | 半导体装置及其形成方法 | |
CN210443556U (zh) | 存储器 | |
CN211350646U (zh) | 存储器 | |
CN115666132A (zh) | 半导体结构的制备方法及半导体结构 | |
KR101959388B1 (ko) | 반도체 소자 및 그 제조 방법 | |
CN111640757A (zh) | 存储器及其形成方法 | |
CN110943130A (zh) | 晶体管、半导体存储器及其制造方法 | |
KR19980028402A (ko) | 디램(dram) 셀의 구조 및 그 제조 방법 | |
CN211350647U (zh) | 存储器 | |
KR100364798B1 (ko) | 반도체 메모리 장치 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |