CN209993351U - 一种存储装置及主板 - Google Patents

Abstract

本实用新型实施例提供一种存储装置及主板，存储装置包括至少两个存储器芯片，所述存储器芯片包括多个引脚，所述多个引脚包括地址引脚、控制引脚和数据引脚；所述至少两个存储器芯片包括功能相同且引脚数量相同的第一存储器芯片和第二存储器芯片；相同功能的所述第一存储器芯片的所述地址引脚与所述第二存储器芯片的所述地址引脚一一对应电连接；相同功能的所述第一存储器芯片的所述控制引脚与所述第二存储器芯片的所述控制引脚一一对应电连接；所述存储装置还包括印制电路板，所述第一存储器芯片与所述第二存储器芯片位于所述印制电路板的相对两侧且相对设置。本实用新型实施例提供一种存储装置及主板，以实现降低存储器芯片的走线难度。

Description

一种存储装置及主板

技术领域

本实用新型实施例涉及显示技术，尤其涉及一种存储装置及主板。

背景技术

在计算器系统、微电脑系统、消费性电子及半导体技术的快速发展之下，电子产品的影音效能有显著的发展，因此来源数据同步的通信接口也有常足的进步，例如DDR，DDR2和DDR3的同步动态随机存取内存(SDRAM)的存取速度快速提升，同时也提供更高的内存频宽。同步动态随机存取内存(SDRAM)在计算机系统是主要的工作内存，其主要的技术特征是使用数据来源同步接口(Data Source Synchronous Interface)的通信协议。

在SDRAM的应用中一般都是多颗存储器芯片共同使用，其中多颗存储器芯片间的地址线与控制线是相同网络，数据线是分开的网络，但是多颗存储器芯片的走线比较困难。

实用新型内容

本实用新型实施例提供一种存储装置及主板，以实现降低存储器芯片的走线难度。

第一方面，本实用新型实施例提供一种存储装置，包括至少两个存储器芯片，所述存储器芯片包括多个引脚，所述多个引脚包括地址引脚、控制引脚和数据引脚；

所述至少两个存储器芯片包括功能相同且引脚数量相同的第一存储器芯片和第二存储器芯片；

相同功能的所述第一存储器芯片的所述地址引脚与所述第二存储器芯片的所述地址引脚一一对应电连接；相同功能的所述第一存储器芯片的所述控制引脚与所述第二存储器芯片的所述控制引脚一一对应电连接；

所述存储装置还包括印制电路板，所述第一存储器芯片与所述第二存储器芯片位于所述印制电路板的相对两侧且相对设置。

进一步地，所述存储器芯片包括位于第一侧顺次排列的第1引脚、第2引脚、……、第M引脚，以及包括位于第二侧顺次排列的第M+1引脚、……，第N引脚；N＞M＞1；

所述第一存储器芯片的第1引脚、第2引脚、……、第M引脚与所述第二存储器芯片的第N引脚、第N-1引脚、……、第M+1引脚分别一一对应且具有相同的功能；所述第一存储器芯片的第N引脚、第N-1引脚、……、第M+1引脚与所述第二存储器芯片的第1引脚、第2引脚、……、第M引脚分别一一对应且具有相同的功能。

进一步地，一一对应电连接的所述第一存储器芯片的地址引脚与所述第二存储器芯片的地址引脚重叠；

一一对应电连接的所述第一存储器芯片的控制引脚与所述第二存储器芯片的控制引脚重叠。

进一步地，还包括贯穿所述印制电路板的过孔以及位于所述过孔内的连接部，所述过孔包括第一过孔和第二过孔，所述连接部包括第一连接部和第二连接部；

一一对应电连接的所述第一存储器芯片的地址引脚与所述第二存储器芯片的地址引脚通过所述第一过孔内的所述第一连接部电连接；

一一对应电连接的所述第一存储器芯片的控制引脚与所述第二存储器芯片的控制引脚通过所述第二过孔内的所述第二连接部电连接。

进一步地，所述多个引脚还包括电源引脚和接地引脚；

相同功能的所述第一存储器芯片的所述电源引脚与所述第二存储器芯片的所述电源引脚一一对应电连接；相同功能的所述第一存储器芯片的所述接地引脚与所述第二存储器芯片的所述接地引脚一一对应电连接。

进一步地，还包括贯穿所述印制电路板的过孔以及位于所述过孔内的连接部，所述过孔包括第三过孔和第四过孔，所述连接部包括第三连接部和第四连接部；

一一对应电连接的所述第一存储器芯片的电源引脚与所述第二存储器芯片的电源引脚通过所述第三过孔内的所述第三连接部电连接；

一一对应电连接的所述第一存储器芯片的接地引脚与所述第二存储器芯片的接地引脚通过所述第四过孔内的所述第四连接部电连接。

进一步地，所述过孔位于所述引脚邻近所述存储器芯片一端。

进一步地，所述印制电路板的内层设置有电源层，

所述第三连接部与所述电源层电连接；

所述印制电路板的内层设置有接地层，

所述第四连接部与所述接地层电连接。

进一步地，还包括与所述第一存储器芯片位于所述印制电路板同一侧的第一焊盘，以及与所述第二存储器芯片位于所述印制电路板同一侧的第二焊盘，所述过孔位于所述第一焊盘与所述第二焊盘之间；所述引脚通过所述第一焊盘以及所述第二焊盘与所述过孔内的所述连接部电连接。

第二方面，本实用新型实施例提供一种主板，包括第一方面所述的存储装置，所述主板还包括与存储器芯片的引脚电连接的控制芯片。

本实用新型实施例提供的存储装置包括第一存储器芯片和第二存储器芯片，第一存储器芯片和第二存储器芯片正对设置，且位于印制电路板的相对两侧，从而节省了印制电路板表面的空间。第一存储器芯片和第二存储器芯片具有相同功能的地址引脚以及控制引脚电连接，第一存储器芯片和第二存储器芯片的数据引脚不电连接。示例性地，第一存储器芯片和第二存储器芯片均为16位的数据存储器，将第一存储器芯片和第二存储器芯片具有相同功能的地址引脚以及控制引脚电连接后，第一存储器芯片和第二存储器芯片构成的存储装置被扩展为32位的数据存储器。本实用新型实施例中，第一存储器芯片和第二存储器芯片具有相同功能的地址引脚以及控制引脚电连接，以实现降低存储器芯片的走线难度。

附图说明

图1为本实用新型实施例提供的一种存储装置的结构示意图；

图2为本实用新型实施例提供的一种存储装置的第一存储器芯片的结构示意图；

图3为本实用新型实施例提供的一种存储装置的第二存储器芯片的结构示意图；

图4为本实用新型实施例提供的另一种存储装置的部分结构示意图；

图5为图4中AA’位置的剖面结构示意图；

图6为图4中BB’位置的剖面结构示意图；

图7为本实用新型实施例提供的另一种存储装置的部分结构示意图；

图8为图7中CC’位置的剖面结构示意图；

图9为本实用新型实施例提供的另一种存储装置的部分结构示意图；

图10为本实用新型实施例提供的另一种存储装置的部分结构示意图；

图11为本实用新型实施例提供的另一种存储装置的部分结构示意图；

图12为本实用新型实施例提供的一种主板的结构示意图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。

图1为本实用新型实施例提供的一种存储装置的结构示意图，图2为本实用新型实施例提供的一种存储装置的第一存储器芯片的结构示意图，图3为本实用新型实施例提供的一种存储装置的第二存储器芯片的结构示意图，参考图1、图2和图3所示，存储装置包括至少两个存储器芯片a10(图1中以两个存储器芯片a10为例进行解释说明，但并不以此为限)。存储器芯片a10包括多个引脚a20，多个引脚a20包括地址引脚、控制引脚和数据引脚。地址引脚用于接收存储地址信息，控制引脚用于接收存取命令，数据引脚用于输入或者输出数据。至少两个存储器芯片a10包括功能相同且引脚数量相同的第一存储器芯片a11和第二存储器芯片a12。相同功能的第一存储器芯片a11的地址引脚与第二存储器芯片a12的地址引脚一一对应电连接。相同功能的第一存储器芯片a11的控制引脚与第二存储器芯片a12的控制引脚一一对应电连接。存储装置还包括印制电路板a30，第一存储器芯片a11与第二存储器芯片a12位于印制电路板a30的相对两侧且相对设置。

本实用新型实施例提供的存储装置包括第一存储器芯片和第二存储器芯片，第一存储器芯片和第二存储器芯片正对设置，且位于印制电路板的相对两侧，从而节省了印制电路板表面的空间。第一存储器芯片和第二存储器芯片具有相同功能的地址引脚以及控制引脚电连接，第一存储器芯片和第二存储器芯片的数据引脚不电连接。示例性地，第一存储器芯片和第二存储器芯片均为16位的数据存储器，将第一存储器芯片和第二存储器芯片具有相同功能的地址引脚以及控制引脚电连接后，第一存储器芯片和第二存储器芯片构成的存储装置被扩展为32位的数据存储器。本实用新型实施例中，第一存储器芯片和第二存储器芯片具有相同功能的地址引脚以及控制引脚电连接，以实现降低存储器芯片的走线难度。

可选地，参考图2和图3，存储器芯片a10包括位于第一侧顺次排列的第1引脚、第2引脚、……、第M引脚，以及包括位于第二侧顺次排列的第M+1引脚、……，第N引脚，N＞M＞1(图2和图3中以M＝27，N＝54为例进行解释说明，但并不以此为限)。第一存储器芯片a11的第1引脚、第2引脚、……、第M引脚与第二存储器芯片a12的第N引脚、第N-1引脚、……、第M+1引脚分别一一对应且具有相同的功能。第一存储器芯片a11的第N引脚、第N-1引脚、……、第M+1引脚与第二存储器芯片a12的第1引脚、第2引脚、……、第M引脚分别一一对应且具有相同的功能。也就是说，第一存储器芯片a11的第一侧的多个引脚a20与所述第二存储器芯片a12的第二侧的多个引脚a20一一对应并具有相同的功能，第一存储器芯片a11的第二侧的多个引脚a20与所述第二存储器芯片a12的第一侧的多个引脚a20一一对应并具有相同的功能。其中，存储器芯片a10的第一侧与第二侧相对。

示例性地，参考图2，第一存储器芯片a11的第1引脚、第2引脚、……、第M引脚分别为引脚VCC、引脚I/O0、引脚I/O1、引脚I/O2、引脚GNDQ、引脚I/O3、引脚I/O4、引脚VCCQ、引脚I/O5、引脚I/O6、引脚GNDQ、引脚I/O7、引脚VCC、引脚LDQM、引脚WE、引脚CAS、引脚RAS、引脚CS、引脚BA0、引脚BA1、引脚A10、引脚A0、引脚A1、引脚A2、引脚A3和引脚VCC。第一存储器芯片a11的第N引脚、第N-1引脚、……、第M+1引脚分别为引脚GND、引脚I/O15、引脚I/O14、引脚I/O13、引脚VCCQ、引脚I/O12、引脚I/O11、引脚GNDQ、引脚I/O10、引脚I/O9、引脚VCCQ、引脚I/O8、引脚GND、引脚NC、引脚UDQM、引脚CLK、引脚CKE、引脚NC、引脚A11、引脚A9、引脚A8、引脚A7、引脚A6、引脚A5、引脚A4和引脚GND。

示例性地，参考图3，第二存储器芯片a12的第1引脚、第2引脚、……、第M引脚分别为引脚GND、引脚I/O15、引脚I/O14、引脚I/O13、引脚VCCQ、引脚I/O12、引脚I/O11、引脚GNDQ、引脚I/O10、引脚I/O9、引脚VCCQ、引脚I/O8、引脚GND、引脚NC、引脚UDQM、引脚CLK、引脚CKE、引脚NC、引脚A11、引脚A9、引脚A8、引脚A7、引脚A6、引脚A5、引脚A4和引脚GND。第二存储器芯片a12的第N引脚、第N-1引脚、……、第M+1引脚分别为引脚VCC、引脚I/O0、引脚I/O1、引脚I/O2、引脚GNDQ、引脚I/O3、引脚I/O4、引脚VCCQ、引脚I/O5、引脚I/O6、引脚GNDQ、引脚I/O7、引脚VCC、引脚LDQM、引脚WE、引脚CAS、引脚RAS、引脚CS、引脚BA0、引脚BA1、引脚A10、引脚A0、引脚A1、引脚A2、引脚A3和引脚VCC。

其中，引脚VCC和引脚VCCQ为电源引脚，引脚GND和引脚GNDQ为接地引脚。引脚NC为空引脚，悬空。引脚WE、引脚CAS、引脚RAS、引脚CS、引脚BA0、引脚BA1、引脚CLK和引脚CKE为控制引脚。具体地，引脚WE为写入控制引脚，引脚CAS为列控制引脚，引脚RAS为行控制引脚，引脚CS为芯片选择引脚，引脚BA0和引脚BA1为区选择引脚，引脚CLK和引脚CKE为时钟引脚。引脚A0、引脚A1、引脚A2、引脚A3、引脚A4、引脚A5、引脚A6、引脚A7、引脚A8、引脚A9、引脚A10和引脚A11为地址引脚。引脚I/O0、引脚I/O1、引脚I/O2、引脚I/O3、引脚I/O4、引脚I/O5、引脚I/O6、引脚I/O7、引脚I/O8、引脚I/O9、引脚I/O10、引脚I/O11、引脚I/O12、引脚I/O13、引脚I/O14、引脚I/O15、引脚UDQM和引脚LDQM为数据引脚。引脚UDQM为低位数据管理引脚，引脚LDQM为高位数据管理引脚。

图4为本实用新型实施例提供的另一种存储装置的部分结构示意图，图5为图4中AA’位置的剖面结构示意图，参考图2、图3、图4和图5，一一对应电连接的第一存储器芯片a11的地址引脚与第二存储器芯片a12的地址引脚重叠。示例性地，第一存储器芯片a11的地址引脚为第一地址引脚a211，第二存储器芯片a12的地址引脚位第二地址引脚a222一一对应电连接,第一地址引脚a211与第二地址引脚a222重叠。第一存储器芯片a11的第23引脚为引脚A0，第二存储器芯片a12的第32引脚也为引脚A0，第一存储器芯片a11的第23引脚与第二存储器芯片a12的第32引脚具有相同的功能，第一存储器芯片a11的第23引脚与第二存储器芯片a12的第32引脚一一对应电连接，且第一存储器芯片a11的第23引脚与第二存储器芯片a12的第32引脚在垂直于印制电路板a30的方向上重叠。在其他实施方式中，一一对应电连接的第一地址引脚a211与第二地址引脚a212也可以错开设置，本实用新型实施例对此不作限定。

图6为图4中BB’位置的剖面结构示意图，参考图2、图3、图4和图6，一对应电连接的第一存储器芯片a11的控制引脚与第二存储器芯片a12的控制引脚重叠。示例性地，第一存储器芯片a11的控制引脚为第一控制引脚a221，第二存储器芯片a11的控制引脚为第二控制引脚a222，一一对应电连接的第一控制引脚a221与第二控制引脚a222重叠。第一存储器芯片a11的第16引脚为引脚WE，第二存储器芯片a12的第39引脚也为引脚WE，第一存储器芯片a11的第16引脚与第二存储器芯片a12的第39引脚具有相同的功能，第一存储器芯片a11的第16引脚与第二存储器芯片a12的第39引脚一一对应电连接，且第一存储器芯片a11的第16引脚与第二存储器芯片a12的第39引脚在垂直于印制电路板a30的方向上重叠。在其他实施方式中，一对应电连接的第一控制引脚a221与第二控制引脚a222也可以错开设置，本实用新型实施例对此不作限定。

可选地，参考图4和图5，存储装置还包括贯穿印制电路板a30的过孔a31以及位于过孔a31内的连接部a61，过孔a31包括第一过孔a311和第二过孔a312，连接部a61包括第一连接部a611和第二连接部a612。一一对应电连接的第一地址引脚a211与第二地址引脚a212通过第一过孔a311内的第一连接部a611电连接。一一对应电连接的第一地址引脚a211与第二地址引脚a212重叠时，将一一对应电连接的第一地址引脚a211与第二地址引脚a212通过第一连接部a611电连接，可以简化第一地址引脚a211与第二地址引脚a212的连接方式，且使第一地址引脚a211与第二地址引脚a212到驱动芯片(图中未示出)的距离等长，降低了存储器芯片a10的走线难度。

可选地，参考图4和图6，一一对应电连接的第一控制引脚a221与第二控制引脚a222通过第二过孔a312内的第二连接部a612电连接。。一一对应电连接的第一控制引脚a221与第二控制引脚a222重叠时，将一一对应电连接的第一控制引脚a221与第二控制引脚a222通过第二连接部a612电连接，可以简化第一控制引脚a221与第二控制引脚a222的连接方式，且使第一控制引脚a221与第二控制引脚a222到驱动芯片(图中未示出)的距离等长，降低了存储器芯片a10的走线难度。

可选地，参考图4、图5和图6，过孔a31位于引脚a20邻近存储器芯片a10一端。由于需要尽量减小具有相同功能且电连接的两个存储器芯片a10的引脚a20到到驱动芯片的距离，以使驱动芯片给出的信号同时到达具有相同功能且电连接的两个存储器芯片a10的引脚a20。考虑到工艺波动对于引脚a20长度的影响，本实用新型实施例中，通过将过孔a31设置于引脚a20邻近存储器芯片a10一端，减小了引脚a20本身对引脚a20与驱动芯片之间距离的影响，从而使具有相同功能且电连接的两个存储器芯片a10的引脚a20到到驱动芯片的距离等长，降低了存储器芯片a10的走线难度。引脚a20可以为地址引脚和控制引脚，也可以为电源引脚或者接地引脚。在其他实施方式中，过孔a31还可以设置于其他位置，只要两个存储器芯片a10的引脚a20通过过孔a31内的连接部a61电连接即可，本实用新型实施例对此不作限定。

图7为本实用新型实施例提供的另一种存储装置的部分结构示意图，图8为图7中CC’位置的剖面结构示意图，参考图7和图8，过孔a31位于引脚a20远离存储器芯片a10一端。示例性地，第一过孔a311位于第一地址引脚a211远离第一存储器芯片a11一端，由于第一存储器芯片a11与第二存储器芯片a12位于印制电路板a30的两侧且相对设置，因此第一过孔a311也位于第二地址引脚a212远离第二存储器芯片a12一端。也就是说，过孔a31可以位于引脚a20的末端。引脚a20可以为地址引脚(第一地址引脚a211和第二地址引脚a212)、控制引脚等。

图9为本实用新型实施例提供的另一种存储装置的部分结构示意图，参考图9，多个引脚a20还包括电源引脚。相同功能的第一存储器芯片a11的电源引脚与第二存储器芯片a12的电源引脚一一对应电连接。

示例性地，结合参考图2、图3和图9，第一存储器芯片a11的电源引脚为第一电源引脚a231，第二存储器芯片a12的电源引脚为第二电源引脚a232，相同功能的第一电源引脚a231和第二电源引脚a23一一对应电连接。第一存储器芯片a11的第1引脚为引脚VCC，第二存储器芯片a12的第54引脚也为引脚VCC，第一存储器芯片a11的第1引脚与第二存储器芯片a12的第54引脚具有相同的功能，第一存储器芯片a11的第1引脚与第二存储器芯片a12的第54引脚一一对应电连接，且第一存储器芯片a11的第1引脚与第二存储器芯片a12的第54引脚在垂直于印制电路板a30的方向上重叠。在其他实施方式中，一一对应电连接的第一电源引脚a231与第二电源引脚a232也可以错开设置，本实用新型实施例对此不作限定。

图10为本实用新型实施例提供的另一种存储装置的部分结构示意图，参考图10，多个引脚a20还包括接地引脚。相同功能的第一存储器芯片a11的接地引脚与第二存储器芯片a12的接地引脚一一对应电连接。

示例性地，结合参考图2、图3和图10，第一存储器芯片a11的接地引脚为第一接地引脚a241，第二存储器芯片a12的接地引脚为第二接地引脚a242，相同功能的第一接地引脚a241和第二接地引脚a242一一对应电连接。第一存储器芯片a11的第28引脚为引脚GND，第二存储器芯片a12的第27引脚也为引脚GND，第一存储器芯片a11的第28引脚与第二存储器芯片a12的第27引脚具有相同的功能，第一存储器芯片a11的第28引脚与第二存储器芯片a12的第27引脚一一对应电连接，且第一存储器芯片a11的第28引脚与第二存储器芯片a12的第27引脚在垂直于印制电路板a30的方向上重叠。在其他实施方式中，一一对应电连接的第一接地引脚a241与第二接地引脚a242也可以错开设置，本实用新型实施例对此不作限定。

可选地，参考图9，存储装置还包括贯穿印制电路板a30的过孔a31以及位于过孔a31内的连接部a61，过孔a31包括第三过孔a313，连接部a61包括第三连接部a613。一一对应电连接的第一电源引脚a231与第二电源引脚a232通过第三过孔a313内的第三连接部a613电连接。简化了第一电源引脚a231与第二电源引脚a232的连接方式，且使第一电源引脚a231与第二电源引脚a232到驱动芯片(图中未示出)的距离等长，降低了存储器芯片a10的走线难度。

可选地，参考图10，存储装置还包括贯穿印制电路板a30的过孔a31以及位于过孔a31内的连接部a61，过孔a31包括第四过孔a314，连接部a61包括第四连接部a614。一一对应电连接的第一接地引脚a241与第二接地引脚a242通过第四过孔a314内的第四连接部a614电连接。简化了第一接地引脚a241与第二接地引脚a242的连接方式，且使第一接地引脚a241与第二接地引脚a242到驱动芯片(图中未示出)的距离等长，降低了存储器芯片a10的走线难度。

可选地，参考图9，印制电路板a30的内层设置有电源层a310。第三连接部a613与电源层a310电连接。第一过孔a311内的第一连接部a611、第二过孔a312内的第二连接部a612以及第四过孔a314内的第四连接部a614与电源层a310电绝缘。

可选地，参考图10，印制电路板a30的内层设置有接地层a320，第四连接部a614与接地层a320电连接。第一过孔a311内的第一连接部a611、第二过孔a312内的第二连接部a612以及第三过孔a313内的第三连接部a613与接地层a320电绝缘。

图11为本实用新型实施例提供的另一种存储装置的部分结构示意图，参考图11，存储装置还包括与第一存储器芯片a11位于印制电路板a30同一侧的第一焊盘a51，以及与第二存储器芯片a12位于印制电路板a30同一侧的第二焊盘a52，过孔a31位于第一焊盘a51与第二焊盘a52之间。引脚a20通过第一焊盘a51以及第二焊盘a52与过孔a31内的连接部a61电连接。过孔a31例如可以为第一过孔a311、第二过孔a312、第三过孔a313或者第四过孔a314。连接部a61例如可以为第一连接部a611、第二连接部a612、第三连接部a613或者第四连接部a614。引脚a20例如可以为地址引脚(第一地址引脚a211和第二地址引脚a212)、控制引脚(第一控制引脚a221和第二控制引脚a222)、电源引脚(第一电源引脚a231和第二电源引脚a232)或者接地引脚(第一接地引脚a241和第二接地引脚a242)。

图12为本实用新型实施例提供的一种主板的结构示意图，参考图12，主板包括上述任一实施例中的存储装置，存储装置包括至少两个存储器芯片a10，主板还包括与存储器芯片a10的引脚a20电连接的控制芯片a40。示例性地，控制芯片a40通过连接线a41将信号输出给第一存储器芯片a11和第二存储器芯片a12的引脚a20。图12中示例性地，控制芯片a40与第一存储器芯片a11设置于印制电路板a30的同一侧表面。在其他实施方式中，控制芯片a40还可以与第二存储器芯片a12设置于印制电路板a30的同一侧表面，本实用新型实施例对此不作限定。

注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。

Claims (10)

1.一种存储装置，包括至少两个存储器芯片，其特征在于，

所述存储器芯片包括多个引脚，所述多个引脚包括地址引脚、控制引脚和数据引脚；

所述至少两个存储器芯片包括功能相同且引脚数量相同的第一存储器芯片和第二存储器芯片；

相同功能的所述第一存储器芯片的所述地址引脚与所述第二存储器芯片的所述地址引脚一一对应电连接；相同功能的所述第一存储器芯片的所述控制引脚与所述第二存储器芯片的所述控制引脚一一对应电连接；

所述存储装置还包括印制电路板，所述第一存储器芯片与所述第二存储器芯片位于所述印制电路板的相对两侧且相对设置。

2.根据权利要求1所述的存储装置，其特征在于，所述存储器芯片包括位于第一侧顺次排列的第1引脚、第2引脚、……、第M引脚，以及包括位于第二侧顺次排列的第M+1引脚、……，第N引脚；N＞M＞1；

所述第一存储器芯片的第1引脚、第2引脚、……、第M引脚与所述第二存储器芯片的第N引脚、第N-1引脚、……、第M+1引脚分别一一对应且具有相同的功能；所述第一存储器芯片的第N引脚、第N-1引脚、……、第M+1引脚与所述第二存储器芯片的第1引脚、第2引脚、……、第M引脚分别一一对应且具有相同的功能。

3.根据权利要求1所述的存储装置，其特征在于，一一对应电连接的所述第一存储器芯片的地址引脚与所述第二存储器芯片的地址引脚重叠；

一一对应电连接的所述第一存储器芯片的控制引脚与所述第二存储器芯片的控制引脚重叠。

4.根据权利要求1所述的存储装置，其特征在于，还包括贯穿所述印制电路板的过孔以及位于所述过孔内的连接部，所述过孔包括第一过孔和第二过孔，所述连接部包括第一连接部和第二连接部；

一一对应电连接的所述第一存储器芯片的地址引脚与所述第二存储器芯片的地址引脚通过所述第一过孔内的所述第一连接部电连接；

一一对应电连接的所述第一存储器芯片的控制引脚与所述第二存储器芯片的控制引脚通过所述第二过孔内的所述第二连接部电连接。

5.根据权利要求1所述的存储装置，其特征在于，所述多个引脚还包括电源引脚和接地引脚；

相同功能的所述第一存储器芯片的所述电源引脚与所述第二存储器芯片的所述电源引脚一一对应电连接；相同功能的所述第一存储器芯片的所述接地引脚与所述第二存储器芯片的所述接地引脚一一对应电连接。

6.根据权利要求5所述的存储装置，其特征在于，还包括贯穿所述印制电路板的过孔以及位于所述过孔内的连接部，所述过孔包括第三过孔和第四过孔，所述连接部包括第三连接部和第四连接部；

一一对应电连接的所述第一存储器芯片的电源引脚与所述第二存储器芯片的电源引脚通过所述第三过孔内的所述第三连接部电连接；

一一对应电连接的所述第一存储器芯片的接地引脚与所述第二存储器芯片的接地引脚通过所述第四过孔内的所述第四连接部电连接。

7.根据权利要求4或6所述的存储装置，其特征在于，所述过孔位于所述引脚邻近所述存储器芯片一端。

8.根据权利要求6所述的存储装置，其特征在于，所述印制电路板的内层设置有电源层，

所述第三连接部与所述电源层电连接；

所述印制电路板的内层设置有接地层，

所述第四连接部与所述接地层电连接。

9.根据权利要求4或6所述的存储装置，其特征在于，还包括与所述第一存储器芯片位于所述印制电路板同一侧的第一焊盘，以及与所述第二存储器芯片位于所述印制电路板同一侧的第二焊盘，所述过孔位于所述第一焊盘与所述第二焊盘之间；所述引脚通过所述第一焊盘以及所述第二焊盘与所述过孔内的所述连接部电连接。

10.一种主板，其特征在于，包括权利要求1-9任一项所述的存储装置，所述主板还包括与存储器芯片的引脚电连接的控制芯片。

Images