CN209963059U - 薄膜晶体管基板与显示面板 - Google Patents

Abstract

本申请涉及一种薄膜晶体管基板和包含该薄膜晶体管基板的显示面板。该薄膜晶体管基板包括半导体层和形成于半导体层上的源极和漏极，其中，源极和漏极中的其中一个包括U型结构，另一个包括条形结构，U型结构具有侧壁和弯曲底部，条形结构插入U型结构的开口内，条形结构与侧壁之间的最大间距为第一间距，条形结构与弯曲底部之间的最小间距为第二间距，第二间距大于第一间距，且条形结构与弯曲底部之间的最大间距不超过6μm。通过设置第二间距大于第一间距，可以大大降低工艺制程中源漏粘连短路的风险，提高产品良率。

Description

薄膜晶体管基板与显示面板

技术领域

本申请涉及显示领域，特别是涉及一种薄膜晶体管基板与显示面板。

背景技术

显示面板包括薄膜晶体管(Thin Film Transistor，以下简称TFT)基板，通过控制TFT基板上的薄膜晶体管的开通和关断控制像素单元的透光状态，从而使显示面板显示图像。在具体的薄膜晶体管半导体结构中，源极和漏极间隔设置于半导体层上，为增强源漏极之间的电子传输能力，通常将源极设置为U型源极以增大源极与半导体层的接触面积，U型源极包括相对的侧壁和连接两侧壁的弧形底部，漏极插入该U型源极的开口内，如此，源漏之间的沟道区包括漏极与侧壁之间的条形沟道和漏极与弧形底部之间的弧形沟道。形成源极和漏极的具体工艺为，先在半导体层上淀积一层金属层，然后通过光刻与刻蚀形成源极和漏极，此时，容易在U型结构底部拐角处的沟道区残留金属，导致源极和漏极粘连造成源漏短路，产品良率较低。

实用新型内容

基于此，有必要针对TFT基板在制造工艺中，薄膜晶体管的源极与漏极在弧形拐角处容易粘连而短路的问题，提供一种薄膜晶体管基板和显示面板。

一种薄膜晶体管基板，包括：

基底；

栅极，形成于所述基底上；

绝缘层，覆盖所述栅极；

半导体层，形成于所述绝缘层上且通过所述绝缘层与所述栅极隔离；以及

源极与漏极，形成于所述半导体层上且间隔设置；

其中，所述源极和所述漏极中的其中一个包括U型结构，另一个包括条形结构，所述U型结构具有相对侧壁和弯曲底部，所述条形结构插入所述U型结构的开口内，所述条形结构与所述侧壁之间的最大间距为第一间距L1，所述条形结构与所述弯曲底部之间的最小间距为第二间距L2，L1＜L2，且所述条形结构与所述弯曲底部之间的最大间距不超过6μm。

在其中一个实施例中，所述U型结构具有相对侧壁和弯曲底部，所述弯曲底部呈朝向远离所述条形结构方向弯曲的弧形。

在其中一个实施例中，所述条形结构包括插入所述U型结构开口内的第一部分和位于所述U型结构开口外的第二部分，所述第一部分的横截面宽度小于所述第二部分的横截面宽度。

在其中一个实施例中，L2与L1的差值范围为0.2μm～0.4μm。

在其中一个实施例中，L2与L1的差值为0.3μm。

在其中一个实施例中，L1的范围为4μm～5μm。

在其中一个实施例中，L1≤4μm，L1＜L2≤L1+2μm。

在其中一个实施例中，4＜L1≤4.5μm，L1＜L2≤L1+1.5μm。

在其中一个实施例中，4.5＜L1≤5μm，L1＜L2≤L1+1μm。

上述TFT基板，薄膜晶体管的源极和漏极中的其中一个设计成U型结构以增大与半导体层的接触面积，该U型结构具有相对侧壁和弯曲底部，薄膜晶体管的源极和漏极中的另一个包括条形结构，条形结构插入U型结构的开口内，条形结构与U型结构之间的半导体区域即为沟道区，因此，源极与漏极之间的沟道区可分为条形结构与U型结构两侧壁之间的条形沟道区和条形结构与U型结构弯曲底部之间的弧形沟道区。定义条形结构与侧壁之间的最大间距为第一间距，定义条形结构与弯曲底部之间的最小间距为第二间距，即条形沟道区的最大沟道宽度为第一间距，弧形沟道区的最小沟道宽度为第二间距。当沟道宽度较小时，若第二间距小于或等于第一间距，即弧形沟道区的沟道宽度小于或等于条形沟道区的沟道宽度，在对金属层进行光刻与刻蚀之后，容易在弧形沟道区的拐角处出现源极与漏极粘连的现象而使源漏短路。经分析可知，在形成源极和漏极的工艺中，首先在金属层上形成光刻胶层，然后对光刻胶层进行曝光，弧形沟道区和条形沟道区处的光刻胶均被曝光，在调节曝光参数时，具体是以条形沟道区的光刻胶被正常曝光为准，而弧形沟道区域受其形态的影响，若弧形沟道区域的曝光窗口与条形沟道区域的曝光窗口宽度一致，在条形沟道区域的光刻胶被正常曝光时，弧形沟道区域的光刻胶将出现曝光不充分的现象，一旦弧形沟道区域曝光不充分，在显影后，沟道区将会残留有金属，从而容易出现源极与漏极粘连而短路的现象。通过进一步分析得知，当曝光窗口宽度较小时，会存在光线衍射的现象，宽度越小，衍射现象越明显，目标区域实际接收到的曝光强度越弱，在本申请中，通过设置第二间距大于第一间距，即弧形沟道区的沟道宽度大于条形沟道区的沟道宽度，在调整曝光参数对条形沟道区域的光刻胶层正常曝光时，由于弧形沟道的沟道宽度大于条形沟道的沟道宽度，即弧形沟道区域的曝光窗口宽度大于条形沟道区域的曝光窗口宽度，在相同曝光参数下，弧形沟道区域的曝光强度大于条形沟道区域的曝光强度，从而抵消弧形沟道区拐角的影响，使得弧形沟道区的光刻胶也能充分曝光，从而降低在沟道区残留金属而使源极和漏极短路的风险，提高产品良率。

同时，弧形沟道区的宽度也不适宜太大，一方面间距太大影响沟道的传输能力，且增大产品面积，另一方面，通过实验得知，若弧形沟道区的宽度超过6μm，对于TFT基板的制备工艺也会产生影响，目前制备TFT基板常用的一种工艺流程包括：先依次形成半导体层(此时的半导体层未被图案化)、金属层和光刻胶，然后第一次图形化金属层，暴露出部分半导体层，刻蚀暴露出的半导体层，完成半导体层的图形化，第一次图形化金属层所用的光罩包括全透光区、半透光区和非透光区，其中，全透光区对应需被刻蚀的金属层区域，半透光区对应沟道区，非透光区对应待形成源极和漏极的区域，金属层经过第一次图形化后，沟道区(半透光区)、待形成源极和漏极的区域(非透光区)的金属未被刻蚀掉，然后第二次图形化金属层，由于第一次图形化金属层后，沟道区上方的光刻胶已经接受过半透光照射，而待形成源极和漏极区域的上方的光刻胶未完全未接受光照，因此在第二次图形化金属层的步骤中，减弱光照强度，沟道区上方的光刻胶接受两次曝光后充分曝光，在后续显影过程中被去除，而待形成源极和漏极区域上方的光刻胶仅接受第二次光照，该光照较弱，不足以使该区域的光刻胶充分曝光，在后续显影过程中不能被去除，因此，经显影后刻蚀金属层即可形成间隔设置的源极与漏极，源极和漏极之间的半导体层即为沟道区。采用上述工艺步骤，第二步图形化金属层无需使用光罩，然而，通过实验得知，若弧形沟道区的宽度超过6μm，即半透光区宽度超过6μm时，在第一步图形化金属层时，沟道区上方的金属层也很可能在第一步图形化金属层时也被去除，一旦沟道区上方的金属层在第一步图形化金属层时被去除，在接下来的半导体层刻蚀过程中，沟道区的半导体层没有掩膜保护，也会被刻蚀掉，从而导致沟道区异常，因此，在本实施例中，限定弧形沟道区的宽度不超过6μm，可以减小在工艺制程中沟道区异常的风险，进一步提高产品良率。

本申请还涉及一种显示面板，包括薄膜晶体管基板和彩色滤光片基板，所述薄膜晶体管基板为上述任一种薄膜晶体管基板。

附图说明

图1为本申请一实施例中薄膜晶体管基板的局部俯视图；

图2为对应图1中沿AA’剖面线的侧剖图；

图3为本申请中源极和漏极的相对位置关系图；

图4为本申请一实施例中显示面板结构示意图。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。

在本申请中，如图1和图2所示，TFT基板100包括基底110，在基底110上形成有栅极120，在栅极120上覆盖绝缘层130，在绝缘层130上形成半导体层140，半导体层140通过绝缘层130与栅极120绝缘，在半导体层140上形成间隔设置的源极151和漏极152，源极151和漏极152之间的半导体层为沟道区，通过栅极120控制沟道区的载流子状态，从而控制源极151和漏极152的导通和关断。其中，源极151和漏极152中的其中一个包括U型结构，另一个包括条形结构，在本实施例中，结合图1和图2所示，以源极151包括U型结构、漏极152包括条形结构为例具体说明，可以理解的，在其他实施例中，也可以是漏极152包括U型结构，源极151包括条形结构。如图3所示，源极151包括U型结构，呈U型结构的源极151具有两相对侧壁C和连接两侧壁的弯曲底部B，呈条形结构的漏极152插入U型结构的开口内并与U型结构的两侧壁相间隔。条形结构与U型结构之间的半导体层为沟道区，由此可见，沟道区包括条形结构与U型结构两侧壁之间的条形沟道区以及条形结构与U型结构弯曲底部之间的弧形沟道区。定义条形结构与侧壁之间的最大间距为第一间距L1，条形结构与弯曲底部之间的最小间距为第二间距L2，即条形沟道区的最大沟道宽度为第一间距L1，弧形沟道区的最小沟道宽度为第二间距L2，L1＜L2，且所述条形结构与所述弯曲底部之间的最大间距不超过6μm。

在本申请中，源极或漏极中的一个设置为U型结构，另一个设置为条形结构，条形结构插入U型结构内，可以在较小的面积内增大源极或漏极与半导体层的接触面积，从而提高沟道区的电子传输能力，有利于薄膜晶体管的控制。形成源极和漏极的工艺具体是先在半导体层上形成金属层，然后通过光刻和刻蚀工艺对金属层进行图形化，从而形成上述形态的源极和漏极。由于当沟道区的宽度较小时，若弧形沟道区的沟道宽度与条形沟道区的沟道宽度相等，即第二间距L2等于第一间距L1，通过光刻和刻蚀工艺后，在弧形沟道区的拐角处容易残留金属而出现源漏粘连，导致源漏短路，因此需要对U型结构和条形结构之间的间距进行优化。通过分析可知，当曝光窗口宽度较小时，容易出现光线衍射的现象，目标区域实际接收到的曝光强度将被减弱，曝光窗口宽度越小，衍射现象越明显，目标区域接收到的曝光强度越弱，在本申请中，设置第二间距L2大于第一间距L1，在相同曝光参数下，由于弧形沟道区的曝光窗口宽度大于条形沟道区的曝光窗口宽度，弧形沟道区产生的光线衍射现象比条形沟道区产生的光线衍射现象弱，即相同曝光参数下，弧形沟道区的光刻胶接收到的曝光强度比条形沟道区的光刻胶接收到的曝光强度更强，通过调节第一间距L1和第二间距L2的大小关系，获取不同的曝光强度，抵消弧形沟道区拐角的影响，减小弧形沟道区在拐角处残留金属而使源漏短路的风险，提高产品良率。

同时，弧形沟道区的宽度也不适宜太大，一方面间距太大影响沟道的传输能力，且增大产品面积，另一方面，通过实验得知，若弧形沟道区的宽度超过6μm，对于TFT基板的制备工艺也会产生影响，目前制备TFT基板常用的一种工艺流程包括：先依次形成半导体层(此时的半导体层未被图案化)、金属层和光刻胶，然后第一次图形化金属层，暴露出部分半导体层，刻蚀暴露出的半导体层，完成半导体层的图形化，第一次图形化金属层所用的光罩包括全透光区、半透光区和非透光区，其中，全透光区对应需被刻蚀的金属层区域，半透光区对应沟道区，非透光区对应待形成源极和漏极的区域，金属层经过第一次图形化后，沟道区(半透光区)、待形成源极和漏极的区域(非透光区)的金属未被刻蚀掉，然后第二次图形化金属层，由于第一次图形化金属层后，沟道区上方的光刻胶已经接受过半透光照射，而待形成源极和漏极区域的上方的光刻胶未完全未接受光照，因此在第二次图形化金属层的步骤中，减弱光照强度，沟道区上方的光刻胶接受两次曝光后充分曝光，在后续显影过程中被去除，而待形成源极和漏极区域上方的光刻胶仅接受第二次光照，该光照较弱，不足以使该区域的光刻胶充分曝光，在后续显影过程中不能被去除，因此，经显影后刻蚀金属层即可形成间隔设置的源极与漏极，源极和漏极之间的半导体层即为沟道区。采用上述工艺步骤，第二步图形化金属层无需使用光罩，然而，通过实验得知，若弧形沟道区的宽度超过6μm，即半透光区宽度超过6μm时，在第一步图形化金属层时，沟道区上方的金属层也很可能在第一步图形化金属层时也被去除，一旦沟道区上方的金属层在第一步图形化金属层时被去除，在接下来的半导体层刻蚀过程中，沟道区的半导体层没有掩膜保护，也会被刻蚀掉，从而导致沟道区异常，因此，在本实施例中，限定弧形沟道区的宽度不超过6μm，可以减小在工艺制程中沟道区异常的风险，进一步提高产品良率。

在一实施例中，U型结构具有弯曲底部和自弯曲底部两端延伸的两相互平行的两侧壁C，该弯曲底部B为朝向远离该条形结构方向弯曲的弧形，结构简单，降低工艺制备难度。在一实施例中，条形结构垂直于U型结构的开口方向插入U型结构的开口，条形结构与弯曲底部之间的间距相等，均为第二间距L2，条形结构与两侧壁的间距相等，均为第一间距L1，即条形结构位于U型结构开口的正中间，如此设置既能使源漏的排布更加规律，也方便对曝光参数的调节，且薄膜晶体管呈对称结构，其性能也更佳。

在一实施例中，条形结构包括插入U型结构开口内的第一部分和位于U型结构开口外的第二部分，第一部分的横截面宽度小于第二部分的横截面宽度，通过适当的减小插入U型结构开口内的条形结构的宽度，可缩小源漏极所占面积，位于U型结构开口外的条形结构的宽度相对较大，使得条形结构的电阻较小，从而降低信号衰减。在一实施例中，条形结构第一部分的宽度范围为3.5μm～5μm，该宽度在工艺制备过程中既不容易断裂，信号衰减程度小，且不会占用过多空间。

在一实施例中，第一间距L1的范围为4μm至5μm，此间距精度既能用目前常规的曝光机台实现，又能使沟道区具有较强的电子传输能力。

在一实施例中，第二间距L2与第一间距L1的差值范围为0.2μm～0.4μm，在此范围内，既能有效降低在U型结构的拐角处出现源漏粘连的风险，也不至于使第二间距L2太大而影响沟道区的传输能力。在一实施例中，第二间距L2和第一间距L1的差值具体可选0.3μm，当第二间距L2比第一间距L1大0.3μm时，在U型结构的拐角处出现源漏粘连的概率极小，因此无需再牺牲沟道区的传输能力而增大第二间距L2，0.3μm是综合减小源漏粘连、沟道区传输能力的较佳值。

在一实施例中，L1≤4μm，L1＜L2≤L1+2μm。在另一实施例中，4＜L1≤4.5μm，L1＜L2≤L1+1.5μm。在其他实施例中，当4.5＜L1≤5μm，L1＜L2≤L1+1μm。以上实施例对L1和L2尺寸关系的限定，在制备工艺中能更好地刻蚀掉源极和漏极之间的金属层，降低源漏粘连风险。

在一实施例中，如图2所示，TFT基板还包括钝化层160和像素电极170，其中，钝化层160覆盖源极151和漏极152，且钝化层160上正对漏极152区域开设有过孔，像素电极170形成于钝化层160上，像素电极170通过钝化层160上的过孔与漏极152连接。当TFT基板用于液晶显示面板中，像素电极170与漏极152连接，通过控制薄膜晶体管的开通和关断，控制像素电极170所带电压，像素电极170配合公共电极，即可控制液晶显示面板液晶的转向，使液晶显示面板显示图案。

本申请还涉及一种显示面板，如图4所示，显示面板包括TFT基板100和彩色滤光片基板200，其中，TFT基板100为上文介绍的任一种TFT基板，其具体结构参见上文，在此不再赘述。

由于TFT基板第一间距L1小于6μm，第二间距L2大于第二间距L2，因此在工艺制备过程中能减小在U型结构拐角处出现源漏粘连短路的风险，提高TFT基板的产品良率，继而提高了显示面板的产品良率。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种薄膜晶体管基板，包括：

基底；

栅极，形成于所述基底上；

绝缘层，覆盖所述栅极；

半导体层，形成于所述绝缘层上且通过所述绝缘层与所述栅极隔离；以及

源极与漏极，形成于所述半导体层上且间隔设置；

其特征在于，所述源极和所述漏极中的其中一个包括U型结构，另一个包括条形结构，所述U型结构具有相对侧壁和弯曲底部，所述条形结构插入所述U型结构的开口内，所述条形结构与所述侧壁之间的最大间距为第一间距L1，所述条形结构与所述弯曲底部之间的最小间距为第二间距L2，其中，L1＜L2，且所述条形结构与所述弯曲底部之间的最大间距不超过6μm。

2.如权利要求1所述的薄膜晶体管基板，其特征在于，所述U型结构具有相对侧壁和弯曲底部，所述弯曲底部呈朝向远离所述条形结构方向弯曲的弧形。

3.如权利要求1所述的薄膜晶体管基板，其特征在于，所述条形结构包括插入所述U型结构开口内的第一部分和位于所述U型结构开口外的第二部分，所述第一部分的横截面宽度小于所述第二部分的横截面宽度。

4.如权利要求1所述的薄膜晶体管基板，其特征在于，L2与L1的差值范围为0.2μm～0.4μm。

5.如权利要求4所述的薄膜晶体管基板，其特征在于，L2与L1的差值为0.3μm。

6.如权利要求1所述的薄膜晶体管基板，其特征在于，L1的范围为4μm～5μm。

7.如权利要求1所述的薄膜晶体管基板，其特征在于，L1≤4μm，L1＜L2≤L1+2μm。

8.如权利要求1所述的薄膜晶体管基板，其特征在于，4μm＜L1≤4.5μm，L1＜L2≤L1+1.5μm。

9.如权利要求1所述的薄膜晶体管基板，其特征在于，4.5μm＜L1≤5μm，L1＜L2≤L1+1μm。

10.一种显示面板，包括薄膜晶体管基板和彩色滤光片基板，其特征在于，所述薄膜晶体管基板为权利要求1至9任一项所述的薄膜晶体管基板。

Images