CN209787144U - 一种偏置电路、及射频通信装置 - Google Patents
一种偏置电路、及射频通信装置 Download PDFInfo
- Publication number
- CN209787144U CN209787144U CN201920703368.2U CN201920703368U CN209787144U CN 209787144 U CN209787144 U CN 209787144U CN 201920703368 U CN201920703368 U CN 201920703368U CN 209787144 U CN209787144 U CN 209787144U
- Authority
- CN
- China
- Prior art keywords
- oscillator
- clock signal
- output
- bias
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 title claims abstract description 10
- 238000012545 processing Methods 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000003068 static effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 101000614627 Homo sapiens Keratin, type I cytoskeletal 13 Proteins 0.000 description 1
- 101000994455 Homo sapiens Keratin, type I cytoskeletal 23 Proteins 0.000 description 1
- 102100040487 Keratin, type I cytoskeletal 13 Human genes 0.000 description 1
- 102100032705 Keratin, type I cytoskeletal 23 Human genes 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本实用新型公开了一种偏置电路、及射频通信装置，该偏置电路包括振荡器、电荷泵、及控制电路；振荡器被设置为输出时钟信号至电荷泵；电荷泵被设置为根据时钟信号输出偏置电压；控制电路被设置为根据偏置电压的电压幅度、和/或时钟信号的输出时长，控制振荡器调整时钟信号的频率。
Description
技术领域
本实用新型涉及电路设计技术领域，更具体地，涉及一种偏置电路、及射频通信装置。
背景技术
射频开关广泛应用于无线通信装置的射频前端设计中，可应用于各种需要对射频传输信号的导通或者截止状态进行有效控制的场合，譬如射频发射开关、接收开关、通道选择开关、天线调谐开关等等。出于成本和集成度的考虑，以及制造工艺技术水平的逐步提升，目前移动通信装置领域主要采用在顶层硅和背衬底之间引入了一层埋氧化层(SOI)，生成互补金属氧化物半导体(CMOS)的工艺制作射频开关芯片。此类型的射频开关芯片一般会包含用于输出偏置电压的偏置电路，以改善开关截止性能。但是偏置电压的产生和相应控制电路会导致一定的静态电流，增加开关关闭状态下或整体使用期间的平均功耗。
射频开关芯片中的偏置电路通常包括振荡器和输出偏置电压的电荷泵电路，如图1所示。振荡器通常在射频开关启动时即开始工作，并给电荷泵提供时钟信号。电荷泵依靠时钟信号对输出电容上的电荷进行周期性搬移，实现偏置电压VNG的输出。这两部分在射频开关工作期间都会消耗一定的静态电流，而且消耗的静态电流与振荡器的频率存在正相关性，即振荡器的频率越高，包括振荡器和电荷泵在内的电路功耗都会增加。
但是，高时钟频率也可以加快电路启动，缩短偏置电压的建立时间，特别是在电荷泵的电容负载较重的情况下。另外高频率的时钟信号也可以在不增加电荷泵输出电容的前提下降低负电压输出纹波，以及提高电荷泵驱动能力。
因此，提出一种能够通过控制时钟信号的频率来兼顾整体电路功能和功耗的方案是十分有价值的。
实用新型内容
本实用新型实施例的一个目的是提供一种能够兼顾整体电路功能和功耗的偏置电路的技术方案。
根据本实用新型的第一方面，提供了一种偏置电路，包括振荡器、电荷泵、及控制电路；
所述振荡器的输出端与所述电荷泵的输入端连接，所述振荡器被设置为输出时钟信号至所述电荷泵；所述电荷泵被设置为根据所述时钟信号输出偏置电压；
所述控制电路的输出端与所述振荡器的输入端连接；
所述控制电路的第一输入端与所述振荡器的输出端连接，所述控制电路被设置为根据所述时钟信号的输出时长，控制所述振荡器调整所述时钟信号的频率；和/或，所述控制电路的第二输入端与所述电荷泵的输出端连接，所述控制电路被设置为根据所述偏置电压的电压幅度，控制所述振荡器调整所述时钟信号的频率。
可选的，所述控制电路被设置为根据所述偏置电压的电压幅度控制所述振荡器调整所述时钟信号的频率；
所述控制电路被设置为比较所述偏置电压的电压幅度与预设的基准电压幅度，得到第一比较结果；
所述振荡器调整被设置为调节所述时钟信号的频率与所述第一比较结果匹配。
可选的，所述控制电路包括至少一个第一电压比较器，每个所述第一电压比较器分别被设置为比较所述偏置电压的电压幅度与各自对应的第一基准电压幅度，得到所述第一比较结果，并输出至所述振荡器。
可选的，所述控制电路被设置为根据所述时钟信号的输出时长，控制所述振荡器调整所述时钟信号的频率；
所述控制电路包括第一计时器，所述第一计时器被设置为在所述振荡器开始输出所述时钟信号后的第一设定时长内，输出第一控制信号至所述振荡器；
所述振荡器被设置为在所述第一设定时长内调节所述时钟信号的频率与所述第一控制信号匹配。
可选的，所述第一设定时长为2的M次方个所述时钟信号的周期，其中，M为正整数；
所述第一计时器包括M个级联的D触发器、及第M+1个D触发器，
在M个级联的D触发器中，每个D触发器的输入端与自身的反相输出端连接，前一级的D触发器的输出端与对应下一级D触发器的时钟端连接，第M个D触发器的输出端与第M+1个D触发器的时钟端连接；
第一个D触发器的时钟端被设置为输入所述时钟信号；
第M+1个D触发器的输入端与所述偏置电路的电源端连接，第M+1个D触发器的输出端作为所述第一控制信号的输出端、与所述振荡器连接。
可选的，所述控制电路被设置为根据所述偏置电压的电压幅度、和所述时钟信号的输出时长，控制所述振荡器调整所述时钟信号的频率；
所述控制电路包括第二电压比较器和第二计时器，
所述第二电压比较器被设置为比较所述偏置电压的电压幅度与预设的第二基准电压幅度，并输出第二比较结果至所述第二计时器；
所述第二计时器被设置为根据所述第二比较结果启动计时，并在启动计时后的第二设定时长内，输出相应的第二控制信号至所述振荡器；
所述振荡器被设置为在所述第二设定时长内调节所述时钟信号的频率与所述第二控制信号匹配。
可选的，所述第二设定时长为2的N次方个所述时钟信号的周期，其中，N为正整数；
所述第二计时器包括N个级联的D触发器、及第N+1个D触发器，
在N个级联的D触发器中，每个D触发器的输入端与自身的反相输出端连接，前一级的D触发器的输出端与对应下一级D触发器的时钟端连接，第N个D触发器的输出端与第N+1个D触发器的时钟端连接；
第一个D触发器的时钟端被设置为输入所述时钟信号；
第N+1个D触发器的输入端与所述第二电压比较器中用于输出所述第二比较结果的输出端连接，第N+1个D触发器的输出端作为所述第二控制信号的输出端、与所述振荡器连接。
可选的，所述振荡器为张弛振荡器。
可选的，所述偏置电路还可以包括时钟处理模块，所述时钟处理模块被设置为对所述时钟信号进行分频或倍频处理，并将处理后的时钟信号传输至所述电荷泵，供所述电荷泵根据所述处理后的时钟信号输出所述偏置电压。
根据本实用新型的第二方面，提供了一种射频通信装置，包括射频开关、及根据本实用新型第一方面所述的偏置电路，所述偏置电路被设置为向所述射频开关提供偏置电压，供所述射频开关工作。
本实用新型的实施例根据偏置电压的电压幅度、和/或时钟信号的输出时长，调整时钟信号的频率，可以降低偏置电路整体上的静态功耗和平均功耗，同时，还可以兼顾偏置电压的建立时间和驱动能力等电路性能。
通过以下参照附图对本实用新型的示例性实施例的详细描述，本实用新型的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本实用新型的实施例，并且连同其说明一起用于解释本实用新型的原理。
图1为现有的偏置电路的结构示意图；
图2为根据本实用新型实施例的偏置电路的示意性原理框图；
图3为根据本实用新型实施例的偏置电路的第一个例子的示意性电路原理图；
图4为根据本实用新型实施例的偏置电路的第二个例子的示意性电路原理图；
图5为根据本实用新型实施例的偏置电路的第三个例子的示意性电路原理图；
图6为根据本实用新型实施例的偏置电路的第四个例子的示意性电路原理图。
具体实施方式
现在将参照附图来详细描述本实用新型的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本实用新型的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本实用新型及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
<偏置电路>
图2为根据本实用新型实施例的偏置电路的示意性原理框图。
根据图2所示，该偏置电路包括控制电路U1、振荡器U2、及电荷泵U3。
振荡器U2的输出端与电荷泵U3的输入端连接，振荡器U2被设置为输出时钟信号CK至电荷泵U3，电荷泵U3被设置为根据该时钟信号CK输出偏置电压VNG。在一个例子中，偏置电路可以是输出偏置电压至射频开关，以供射频开关工作。
本实施例中的振荡器U2可以是任意能够根据输入信号的电压或逻辑电平状态调整输出的时钟信号的频率的振荡器。例如，该振荡器U2可以是压控振荡器，也可以是张弛振荡器。
在一个实施例中，振荡器U2可以是张弛振荡器。如图3～图6所示，该张弛振荡器可以包括可调电流源IB、第一电容C1、第一反相器Inv1、第二反相器Inv2和第三反相器Inv3。其中，第一反相器Inv1的输入端与第三反相器Inv3的输出端连接，第一反相器Inv1的输出端与第二反相器Inv2的输入端连接，第二反相器Inv2的输出端与第三反相器Inv3的输入端连接。可调电流源IB可以是连接在振荡器的供电电压的输入端VREG2、及第一反相器Inv1的工作电压的输入端之间，可调电流源IB的偏置电流控制端与控制电路U1的输出端连接。第一电容C1连接在第一反相器Inv1的输出端与接地端GND之间。第三反相器Inv3的输出端作为时钟信号CK的输出端。
振荡器U2被设置为根据可调电流源IB的偏置电流控制端输入的信号，调节可调电流源IB输出的偏置电流，以输出频率与第一比较结果匹配的时钟信号。
在如图3～图6所示的实施例中，该电荷泵U3可以包括第一缓冲单元Buf1、第二电容C2、第三电容C3、第一二极管Diode1和第二二极管Diode2。第一缓冲单元U31的输入端与振荡器U2的时钟信号CK的输出端连接，第二电容C2连接在第一缓冲单元U31的输出端与第二二极管Diode2的阴极之间，第二二极管Diode2的阳极与偏置电压VNG的输出端连接。第一二极管Diode1的阳极与第二二极管Diode2的阴极连接，第一二极管Diode1的阴极与接地端GND连接，第三电容C3连接在偏置电压VNG的输出端和接地端GND之间。
其中，第一二极管Diode1和第二二极管Diode2可以由MOS管替代。
控制电路U1的输出端与振荡器的输入端连接。控制电路U1的第一输入端与振荡器U2的输出端连接，控制电路U1被设置为根据时钟信号的输出时长，控制振荡器U2调整时钟信号的频率；和/或，控制电路U1的第二输入端与电荷泵U3的输出端连接，控制电路U1被设置为根据偏置电压的电压幅度，控制振荡器U2调整时钟信号的频率。
本实用新型的实施例根据偏置电压的电压幅度、和/或时钟信号的输出时长，调整时钟信号的频率，可以降低偏置电路整体上的静态功耗和平均功耗，同时，还可以兼顾偏置电压的建立时间和驱动能力等电路性能。
以下将通过实施例1～4对控制电路的电路结构及功能进行具体说明：
<实施例1>
在本实施例1中，控制电路U1被设置为根据偏置电压的电压幅度控制振荡器U2调整时钟信号的频率。具体的，可以是控制电路U1比较偏置电压的电压幅度与预设的基准电压幅度，得到第一比较结果；振荡器U2被设置为调整时钟信号的频率与第一比较结果匹配。
更具体的，可以是控制电路U1在偏置电压的电压幅度小于基准电压幅度时，控制振荡器U2输出频率为第一设定频率的时钟信号；在偏置电压的电压幅度大于或等于基准电压幅度时，控制振荡器U2输出频率为第二设定频率的时钟信号，其中，第一设定频率大于第二设定频率。
在本实施例中，控制电路U1中用于输入偏置电压的输入端可以为第二输入端，控制电路U1的第二输入端与电荷泵U3的输出端连接。
在本实施例中，如图3所示，控制电路U1可以包括至少一个第一电压比较器A1，每个第一电压比较器A1被设置为比较偏置电压的电压幅度与各自对应的第一基准电压幅度，得到第一比较结果并输出至振荡器。
在偏置电压输入至第一电压比较器A1的同相输入端、且反相输入端输入电平为对应的第一基准电压幅度的基准信号的情况下，第一电压比较器A1可以是在偏置电压的电压幅度小于基准电压幅度时输出低电平，在偏置电压的电压幅度大于或等于基准电压幅度时输出高电平。
在偏置电压输入至第一电压比较器A1的反相输入端、且同相输入端输入电平为对应的第一基准电压幅度的基准信号的情况下，第一电压比较器A1可以是在偏置电压的电压幅度小于基准电压幅度时输出高电平，在偏置电压的电压幅度大于或等于基准电压幅度时输出低电平。
本实用新型对偏置电压与第一电压比较器A1之间的连接方式不作具体限定。以下将以偏置电压输入至第一电压比较器A1的同相输入端、且反相输入端输入电平为对应的第一基准电压幅度的基准信号为例进行说明。
在控制电路U1仅包括一个第一电压比较器A1的情况下，在偏置电压的电压幅度小于基准电压幅度时第一比较结果可以是低电平0，在偏置电压的电压幅度大于或等于基准电压幅度时第一比较结果可以是高电平1。
在控制电路U1包括多个第一电压比较器A1的情况下，每个第一电压比较器A1对应的第一基准电压幅度可以不同。第一比较结果可以是根据每个第一电压比较器A1的比较结果得到的并行数据。例如，在控制电路U11中可以包括三个第一电压比较器A11～A13，第一电压比较器A11的比较结果可以是高电平1、第一电压比较器A12的比较结果可以是低电平0、第一电压比较器A13的比较结果可以是高电平1，那么，第一比较结果可以是101。再例如，在控制电路U11中可以包括四个第一电压比较器A11～A14，第一电压比较器A11的比较结果可以是高电平1、第一电压比较器A12的比较结果可以是低电平0、第一电压比较器A13的比较结果可以是高电平1、第一电压比较器A14的比较结果可以是低电平0，那么，第一比较结果可以是1010。
振荡器U2可以根据第一比较结果调节内部可调电流源IB输出的偏置电流，以输出频率与第一比较结果匹配的时钟信号。
这样，本实用新型的实施例根据偏置电压的电压幅度调整时钟信号的频率，可以降低偏置电路整体上的静态功耗和平均功耗，同时，还可以兼顾偏置电压的建立时间和驱动能力等影响电路性能的因素。
<实施例2>
在本实施例2中，控制电路U1被设置为根据时钟信号的输出时长，控制振荡器U2调整时钟信号的频率。具体的，控制电路U1可以包括第一计时器T1。第一计时器T1被设置为在振荡器开始输出时钟信号后的第一设定时长内输出第一控制信号至振荡器U2；振荡器U2可以被设置为第一设定时长内调节时钟信号的频率与第一控制信号匹配。
更具体的，在本例中，第一计时器T1可以是在振荡器U2开始输出时钟信号后的第一设定时长内输出高电平的第一控制信号至振荡器U2；在振荡器U2输出时钟信号的第一设定时长之后，即振荡器U2工作第一设定时长之后，输出低电平信号至振荡器U2。振荡器U2可以是在接收到高电平的第一控制信号的情况下，输出频率为第三设定频率的时钟信号；在接收到低电平信号的情况下，输出频率为第四设定频率的时钟信号。其中，第三设定频率可以大于第四设定频率。
在本实施例中，控制电路U1中用于输入时钟信号的输入端可以为第一输入端，控制电路U1的第一输入端与振荡器U2的输出端连接。
在一个实施例中，第一设定时长可以为2的M次方个时钟信号的周期，其中，M为正整数。
在此基础上，第一计时器T1可以包括M个级联的D触发器、及第M个D触发器。在M个级联的D触发器中，每个D触发器的输入端与自身的反相输出端连接，前一级的D触发器的输出端与对应下一级D触发器的时钟端连接，第M个D触发器的输出端与第M+1个D触发器的时钟端连接；第一个D触发器的时钟端被设置为输入时钟信号；第M+1个D触发器的输入端与偏置电路的电源端连接，第M+1个D触发器的输出端作为第一控制信号的输出端、与振荡器U2内可调电流源IB的偏置电流控制端连接。
在如图4所示的例子中，M为2，第一计时器T1可以包括2个级联的D触发器DFF11和DFF12、及第三个D触发器DFF13。D触发器DFF11的输入端D11与自身的反相输出端QN11连接，D触发器DFF12的输入端D12与自身的反相输出端QN12连接。D触发器DFF11的时钟端CK11与振荡器U2的时钟信号CK的输出端连接，D触发器DFF11的输出端Q11与D触发器DFF12的时钟端CK12连接，D触发器DFF12的输出端Q12与第三个D触发器DFF13的时钟端CK13连接；第三个D触发器DFF13的输入端D13与偏置电路的电源端VREG2连接，第三个D触发器DFF13的输出端Q13作为第一控制信号的输出端、与振荡器U2内可调电流源IB的偏置电流控制端连接。
在另一个实施例中，第一设定时长可以为1个时钟信号的周期，那么，第一计时器T1可以仅包括一个D触发器，该D触发器的时钟端可以是与振荡器U2的时钟信号CK的输出端连接，输入端可以是与偏置电路的电源端VREG2连接，输出端可以是作为第一控制信号的输出端、与振荡器U2内可调电流源IB的偏置电流控制端连接。
<实施例3>
在本实施例3中，控制电路U1被设置为根据偏置电压的电压幅度、及时钟信号的输出时长，控制振荡器U2调整时钟信号的频率。控制电路U1可以是被设置为在振荡器开始输出时钟信号后的第一设定时长内输出第一控制信号；还被设置为比较偏置电压的电压幅度与预设的基准电压幅度，得到第一比较结果，并对第一控制信号和第一比较结果进行逻辑运算，得到逻辑运算结果输出至振荡器。振荡器U2可以被设置为调整时钟信号的频率与逻辑运算结果匹配。
在本实施例中，控制电路U1中用于输入时钟信号的输入端可以为第一输入端，用于输入偏置电压的输入端可以为第二输入端，控制电路U1的第一输入端与振荡器U2的输出端连接，控制电路U1的第二输入端与电荷泵U3的输出端连接。
在本例中，如图5所示，控制电路U1可以包括逻辑运算模块U11、上述实施例2中所述的第一计时器T1、及至少一个上述实施例1中所述的第一电压比较器A1。
控制电路U1具体可以是在任一个第一电压比较器A1的结果为偏置电压的电压幅度小于对应的第一基准电压幅度、或者振荡器U2开始输出时钟信号后的第一设定时长内，控制振荡器U2输出频率为第五设定频率的时钟信号。控制电路U1具体可以是在每个第一电压比较器A1的结果均为偏置电压的电压幅度大于或等于各自对应的第一基准电压幅度、且振荡器U2输出时钟信号的第一设定时长之后，控制振荡器U2输出频率为第六设定频率的时钟信号。其中，第五设定频率可以大于第六设定频率。
那么，在第一电压比较器A1在偏置电压的电压幅度小于对应的第一基准电压幅度时的结果为低电平、第一控制信号为高电平时，逻辑运算模块U11可以包括反相器、及与非门，该反相器用于对第一控制信号进行反相处理，与非门用于对每个第一电压比较器A1的结果、及反相后的第一控制信号进行与非逻辑运算，得到逻辑运算结果。
<实施例4>
在本实施例4中，控制电路U1被设置为根据偏置电压的电压幅度、及时钟信号的输出时长，控制振荡器U2调整时钟信号的频率。具体的，控制电路U1可以是在偏置电压的电压幅度小于预设的基准电压幅度后的第二设定时长内，输出第二控制信号至振荡器U2。振荡器U2可以被设置为第二设定时长内调节时钟信号的频率与第二控制信号匹配。
在本实施例中，控制电路U1中用于输入时钟信号的输入端可以为第一输入端，用于输入偏置电压的输入端可以为第二输入端，控制电路U1的第一输入端与振荡器U2的输出端连接，控制电路U1的第二输入端与电荷泵U3的输出端连接。
在本实施例中，如图6所示，该控制电路U1可以包括第二电压比较器A2和第二计时器T2。第二电压比较器A2被设置为比较偏置电压的电压幅度与预设的第二基准电压幅度，并输出第二比较结果至第二计时器T2；第二计时器T2被设置为根据第二比较结果启动计时，并在启动计时后的第二设定时长内，输出相应的第二控制信号至振荡器U2；振荡器U2被设置为在第二设定时长内调节时钟信号的频率与第二控制信号匹配。
在一个实施例中，第二设定时长可以为2的N次方个时钟信号的周期，其中，N为正整数。
在此基础上，第二计时器T2包括N个级联的D触发器、及第N+1个D触发器，在N个级联的D触发器中，每个D触发器的输入端与自身的反相输出端连接，前一级的D触发器的输出端与对应下一级D触发器的时钟端连接，第N个D触发器的输出端与第N+1个D触发器的时钟端连接；第一个D触发器的时钟端被设置为输入时钟信号；第N+1个D触发器的输入端与第二电压比较器A2中用于输出第二比较结果的输出端连接，第N+1个D触发器的输出端作为第二控制信号的输出端、与振荡器连接。
在如图6所示的实施例中，N为3，第二计时器T2可以包括3个级联的D触发器DFF21～DFF23、第四个D触发器DFF24。D触发器DFF21的输入端D21与自身的反相输出端QN21连接，D触发器DFF22的输入端D2与自身的反相输出端QN22连接，D触发器DFF23的输入端D23与自身的反相输出端QN23连接。D触发器DFF21的时钟端CK21与振荡器U2的时钟信号CK的输出端连接，D触发器DFF21的输出端Q21与D触发器DFF22的时钟端CK22连接，D触发器DFF22的输出端Q22与D触发器DFF23的时钟端CK23连接，D触发器DFF23的输出端Q23与第四个D触发器DFF24的时钟端CK24连接；第四个D触发器DFF24的输入端D24与第二电压比较器A2中用于输出第二比较结果的输出端连接，第四个D触发器DFF24的输出端Q24作为第二控制信号的输出端、与振荡器U2内可调电流源IB的偏置电流控制端连接。
在另一个实施例中，第二设定时长可以为1个时钟信号的周期，那么，第二计时器T2可以仅包括一个D触发器，该D触发器的时钟端可以是与振荡器U2的时钟信号CK的输出端连接，输入端可以是与第二电压比较器A2中用于输出第二比较结果的输出端连接，输出端可以是作为第一控制信号的输出端、与振荡器U2内可调电流源IB的偏置电流控制端连接。
本实用新型的实施例中，通过在偏置电压的电压幅度小于对应的第一基准电压幅度和/或振荡器U2开始输出时钟信号后的第一设定时长内、或者在偏置电压的电压幅度小于预设的基准电压幅度后的第二设定时长内，调整振荡器U2输出时钟信号的频率，使得时钟信号的频率在偏置电压的电压幅度达到预设的基准电压值后和/或振荡器U2输出时钟信号的第一设定时长之后、或者偏置电压的电压幅度小于预设的基准电压幅度后的第二设定时长之后降低，可以实现电路整体上降低的静态功耗和平均功耗，同时，还可以兼顾偏置电压的建立时间和驱动能力等影响电路性能的因素。
在一个实施例中，该偏置电路还可以包括时钟处理模块，该时钟处理模块被设置为对振荡器U2输出的时钟信号进行分频或倍频处理，并将处理后的时钟信号传输至电荷泵U3，以供电荷泵U3根据处理后的时钟信号输出偏置电压。
<射频通信装置>
本实用新型还提供了一种射频通信装置，该射频通信装置可以包括射频开关、及前述实施例中的偏置电路，其中，偏置电路被设置为向射频开关提供偏置电压，供射频开关工作。
在一个实施例中，该偏置电压的电压可以是负的，以改善射频开关的截止性能。
以上已经描述了本实用新型的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。本实用新型的范围由所附权利要求来限定。
Claims (10)
1.一种偏置电路，其特征在于，包括振荡器、电荷泵、及控制电路；
所述振荡器的输出端与所述电荷泵的输入端连接，所述振荡器被设置为输出时钟信号至所述电荷泵；所述电荷泵被设置为根据所述时钟信号输出偏置电压；
所述控制电路的输出端与所述振荡器的输入端连接；
所述控制电路的第一输入端与所述振荡器的输出端连接，所述控制电路被设置为根据所述时钟信号的输出时长，控制所述振荡器调整所述时钟信号的频率；和/或，所述控制电路的第二输入端与所述电荷泵的输出端连接，所述控制电路被设置为根据所述偏置电压的电压幅度，控制所述振荡器调整所述时钟信号的频率。
2.根据权利要求1所述的偏置电路，其特征在于，所述控制电路被设置为根据所述偏置电压的电压幅度控制所述振荡器调整所述时钟信号的频率；
所述控制电路被设置为比较所述偏置电压的电压幅度与预设的基准电压幅度，得到第一比较结果；
所述振荡器调整被设置为调节所述时钟信号的频率与所述第一比较结果匹配。
3.根据权利要求2所述的偏置电路，其特征在于，
所述控制电路包括至少一个第一电压比较器，每个所述第一电压比较器分别被设置为比较所述偏置电压的电压幅度与各自对应的第一基准电压幅度，得到所述第一比较结果，并输出至所述振荡器。
4.根据权利要求1至3中任一项所述的偏置电路，其特征在于，所述控制电路被设置为根据所述时钟信号的输出时长，控制所述振荡器调整所述时钟信号的频率；
所述控制电路包括第一计时器，所述第一计时器被设置为在所述振荡器开始输出所述时钟信号后的第一设定时长内，输出第一控制信号至所述振荡器；
所述振荡器被设置为在所述第一设定时长内调节所述时钟信号的频率与所述第一控制信号匹配。
5.根据权利要求4所述的偏置电路，其特征在于，所述第一设定时长为2的M次方个所述时钟信号的周期，其中，M为正整数；
所述第一计时器包括M个级联的D触发器、及第M+1个D触发器，
在M个级联的D触发器中，每个D触发器的输入端与自身的反相输出端连接，前一级的D触发器的输出端与对应下一级D触发器的时钟端连接，第M个D触发器的输出端与第M+1个D触发器的时钟端连接；
第一个D触发器的时钟端被设置为输入所述时钟信号；
第M+1个D触发器的输入端与所述偏置电路的电源端连接，第M+1个D触发器的输出端作为所述第一控制信号的输出端、与所述振荡器连接。
6.根据权利要求1所述的偏置电路，其特征在于，所述控制电路被设置为根据所述偏置电压的电压幅度、和所述时钟信号的输出时长，控制所述振荡器调整所述时钟信号的频率；
所述控制电路包括第二电压比较器和第二计时器，
所述第二电压比较器被设置为比较所述偏置电压的电压幅度与预设的第二基准电压幅度，并输出第二比较结果至所述第二计时器；
所述第二计时器被设置为根据所述第二比较结果启动计时，并在启动计时后的第二设定时长内，输出相应的第二控制信号至所述振荡器；
所述振荡器被设置为在所述第二设定时长内调节所述时钟信号的频率与所述第二控制信号匹配。
7.根据权利要求6所述的偏置电路，其特征在于，
所述第二设定时长为2的N次方个所述时钟信号的周期，其中，N为正整数；
所述第二计时器包括N个级联的D触发器、及第N+1个D触发器，
在N个级联的D触发器中，每个D触发器的输入端与自身的反相输出端连接，前一级的D触发器的输出端与对应下一级D触发器的时钟端连接，第N个D触发器的输出端与第N+1个D触发器的时钟端连接；
第一个D触发器的时钟端被设置为输入所述时钟信号；
第N+1个D触发器的输入端与所述第二电压比较器中用于输出所述第二比较结果的输出端连接，第N+1个D触发器的输出端作为所述第二控制信号的输出端、与所述振荡器连接。
8.根据权利要求1所述的偏置电路，其特征在于，所述振荡器为张弛振荡器。
9.根据权利要求1所述的偏置电路，其特征在于，所述偏置电路还可以包括时钟处理模块，所述时钟处理模块被设置为对所述时钟信号进行分频或倍频处理，并将处理后的时钟信号传输至所述电荷泵，供所述电荷泵根据所述处理后的时钟信号输出所述偏置电压。
10.一种射频通信装置，其特征在于，包括射频开关、及根据权利要求1至9中任一项所述的偏置电路，所述偏置电路被设置为向所述射频开关提供偏置电压，供所述射频开关工作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920703368.2U CN209787144U (zh) | 2019-05-16 | 2019-05-16 | 一种偏置电路、及射频通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920703368.2U CN209787144U (zh) | 2019-05-16 | 2019-05-16 | 一种偏置电路、及射频通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209787144U true CN209787144U (zh) | 2019-12-13 |
Family
ID=68805414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201920703368.2U Active CN209787144U (zh) | 2019-05-16 | 2019-05-16 | 一种偏置电路、及射频通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209787144U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114400889A (zh) * | 2022-01-25 | 2022-04-26 | 上海感与执技术有限公司 | 电荷泵输出电压控制电路及方法 |
-
2019
- 2019-05-16 CN CN201920703368.2U patent/CN209787144U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114400889A (zh) * | 2022-01-25 | 2022-04-26 | 上海感与执技术有限公司 | 电荷泵输出电压控制电路及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111030661A (zh) | 一种偏置电路、及射频通信装置 | |
| CN107733407B (zh) | 一种快速充放电且复位时间可控的上电复位电路 | |
| US20060152267A1 (en) | Multi-threshold MOS circuits | |
| US20140354340A1 (en) | Fast settling charge pump with frequency hopping | |
| US7049863B2 (en) | Output driver circuit with reduced RF noise, reduced power consumption, and reduced load capacitance susceptibility | |
| CN209787144U (zh) | 一种偏置电路、及射频通信装置 | |
| TW201304378A (zh) | 互補式金氧半導體直流對直流轉換器 | |
| US8587363B2 (en) | High frequency switching circuit reducing power consumption and method of controlling the same | |
| WO2011011640A1 (en) | Integrated negative voltage generator | |
| US8830006B2 (en) | Oscillator circuit for generating clock signal | |
| US20110068850A1 (en) | Circuit for controlling time sequence | |
| US9401715B1 (en) | Conditional pulse generator circuit for low power pulse triggered flip flop | |
| EP2887177B1 (en) | Stacked clock distribution for low power devices | |
| EP3736981B1 (en) | Current-controlled oscillator | |
| US8446188B2 (en) | Systems and methods for producing a predetermined output in a sequential circuit during power on | |
| US8803619B1 (en) | Relaxation oscillator with self-biased comparator | |
| JP2012134697A (ja) | 高周波スイッチ回路および高周波スイッチ回路の制御方法 | |
| CN116707497A (zh) | 可调谐的低速时钟占空比偏斜修调电路及方法、计时电路 | |
| US7990190B2 (en) | Power-on reset circuit, module including same, and electronic device including same | |
| CN115276615A (zh) | 一种输出无毛刺的低占空比误差的时钟信号倍频电路 | |
| CN109474260B (zh) | 一种数字可调的振荡器 | |
| CN209787145U (zh) | 一种偏置电路、及射频通信装置 | |
| CN101630179B (zh) | 一种时钟信号检测装置及芯片 | |
| US8912836B1 (en) | Low power quadrature waveform generator | |
| EP4383569A1 (en) | Phase shifted clock generator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| DD01 | Delivery of document by public notice | ||
| DD01 | Delivery of document by public notice |
Addressee: Liu Jiajun Document name: Notice of Approval for Extension of Deadline |