CN209767490U - 单元选择多路复用器 - Google Patents
单元选择多路复用器 Download PDFInfo
- Publication number
- CN209767490U CN209767490U CN201920581583.XU CN201920581583U CN209767490U CN 209767490 U CN209767490 U CN 209767490U CN 201920581583 U CN201920581583 U CN 201920581583U CN 209767490 U CN209767490 U CN 209767490U
- Authority
- CN
- China
- Prior art keywords
- terminal
- unit
- input terminal
- selection
- tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
本实用新型公开了单元选择多路复用器，包括输入端子、输出端子和辅助端子，所述输出端子包括高电位输出端sample_p和低电位输出端sample_n，所述输入端子包括输入端子单元，用于输入不同大小的电压信号、选择端子单元，用于选择输出对应单元区间的电压信号、偏移选择端子单元，用于将相应输入端的电压信号输出至高电位输出端sample_p；所述输入端子单元与MOS单元相连，且输入端子单元与MOS单元中MOS管的漏极相连；所述输入端子单元包括十四个端子，MOS单元包括十三个NMOS管和十三个PMOS管。本实用新型提供了一种新的多路复用器的形式，通过选择端子单元和偏移选择端子单元，可以选择单路输出和单元区间输出两种电压输出模式。
Description
技术领域
本实用新型涉及电子电路技术领域，具体为单元选择多路复用器。
背景技术
复用器是一种综合系统，通常包含一定数目的数据输入，n个地址输入(以二进制形式选择一种数据输入)，复用器有一个单独的输出，与选择的数据输入值相同。多路复用器的基本原理就是用来将N个输入通道的数据复用到一个输出通道上，多路复用器实际上就是数据选择器，多路复用器在数字系统中有着非常重要的应用。采用多路复用器，可使多路数据信息共享一路信道，当复用线路上的数据流连续时，这种共享方式可取得良好效果。显然，这样做比每台终端各用一根通信线路传送也更为经济。多路复用器总是成对使用的。一个连续终端，另一个在主机附近，它的作用是将接收的复合数据流，依照信道分离数据，并将它们送到对应的输出线上，故称为解多路复用器。本实用新型提供了一种新的多路复用器的形式，可以选择单路输出和单元区间输出两种电压输出模式。
实用新型内容
本实用新型提供了一种新的多路复用器的形式，通过选择端子单元和偏移选择端子单元，可以选择单路输出和单元区间输出两种电压输出模式。
为实现上述目的，本实用新型提供如下技术方案：单元选择多路复用器，包括输入端子、输出端子和辅助端子，所述输出端子包括高电位输出端sample_p和低电位输出端sample_n，所述输入端子包括输入端子单元，用于输入不同大小的电压信号、选择端子单元，用于选择输出对应单元区间的电压信号、偏移选择端子单元，用于将相应输入端的电压信号输出至高电位输出端sample_p；所述输入端子单元与MOS单元相连，且输入端子单元与MOS单元中MOS管的漏极相连；所述输入端子单元包括十四个端子，MOS单元包括十三个NMOS管和十三个PMOS管，所述MOS单元中的十三个NMOS管的源极均连接到一起并与低电位输出端sample_n相连；所述MOS单元中的十三个PMOS管的源极均连接到一起并与高电位输出端sample_p相连；所述选择端子单元包括十三个端子，所述选择端子单元与MOS单元中MOS管的栅极相连。
优选的，所述输入端子单元包括第一输入端子至第十四输入端子的十四个端子，所述第一输入端子与第一NMOS管相连，第二输入端子与第一PMOS管和第二NMOS管均相连，第三输入端子与第二PMOS管和第三NMOS管均相连，第四输入端子与第三PMOS管和第四NMOS管均相连，第五输入端子与第四PMOS管和第三NMOS管均相连，第六输入端子与第五PMOS管和第六NMOS管均相连，第七输入端子与第六PMOS管和第七NMOS管均相连，第八输入端子与第七PMOS管和第八NMOS管均相连，第九输入端子与第八PMOS管和第九NMOS管均相连，第十输入端子与第九PMOS管和第十NMOS管均相连，第十一输入端子与第十PMOS管和第十一NMOS管均相连，第十二输入端子与第十一PMOS管和第十二NMOS管均相连，第十三输入端子与第十二PMOS管和第十三NMOS管均相连，第十四输入端子与第十三PMOS管相连。
优选的，所述选择端子单元包括第一选择端子至第十三选择端子的十三个端子，其中，第二选择端子、第五选择端子、第八选择端子和第十一选择端子均通过与或单元与MOS单元相连，其余九个端子均直接与MOS单元相连。
优选的，所述与或单元包括并行连接的与门和或门，所述与门和或门的输入端均与同一选择端子相连；且与门的输出端与PMOS管的栅极相连，或门的输出端与NMOS管的栅极相连。
优选的，所述辅助端子包括VCC_SW端子、VREG端子和GND端子。
优选的，所述VCC_SW端子外接46.8V直流电压，VREG端子外接3.3V直流电压，GND端子为信号地端子。
优选的，所述选择端子单元中十三个端子的另一端与译码器相连。
优选的，所述偏移选择端子单元包括四个选择端子，且所述偏移选择端子单元中的四个选择端子的另一端与译码器相连。
优选的，所述输出端子与负反馈集成运放电路电连接，所述高电位输出端sample_p通过第一电阻与负反馈集成运放电路的反向输入端相连，所述低电位输出端sample_n通过第二电阻与负反馈集成运放电路的同向输入端相连。
优选的，所述偏移选择端子单元的四个输入端子通过四输入与门连接第一电平转换器和第二电平转换器，所述第一电平转换器的输出端与第十四MOS开关管的栅极相连，且MOS开关管的漏极和源极分别与高电位输出端sample_p和低电位输出端sample_n相连，第二电平转换器的输出端与两个并联的第十五MOS开关管和第十六MOS开关管的栅极相连。
与现有技术相比，本实用新型的有益效果是：
该单元选择多路复用器，包括输入端子，高电位输出端sample_p和低电位输出端sample_n的两个输出端子以及辅助端子；其中，输入端子包括输入端子单元，可用于输入不同大小的电压信号；选择端子单元，可用于选择输出对应单元区间的电压信号；偏移选择端子单元，可用于将相应输入端的电压信号输出至高电位输出端sample_p；当偏移选择端子单元均置为高电平时，该单元选择多路复用器接收选择端子单元和输入端子单元的信号，此时处于单元区间电压输出模式，根据选择端子单元上高低电位的不同，对输入端子单元上十四路输入中的两路电压信号进行选择输出至高电位输出端sample_p和低电位输出端sample_n，使之输出一个特定的电压区间值。当偏移选择端子单元中任何一个端子置为低电平时(选择端子单元的十三路输入均为高电平时)，为单路电压输出模式，即将对应的输入端子单元上对应的输入电压信号输出至高电位输出端sample_p。该单元选择多路复用器能够实现十三种单元区间电压输出和四种单路电压输出。
附图说明
图1为本实用新型单元选择多路复用器的电路示意图；
图2为本实用新型单元选择多路复用器与负反馈集成运放连接的电路图；
图3为本实用新型中负反馈集成运放的电路图；
图4为本实用新型单元选择多路复用器的真值表。
图中：1、负反馈集成运放；2、四输入与门；3、第二电平转换器；4、第一电平转换器；5、第二电阻；6、第一电阻；7、第十四MOS开关管；8、第十五MOS开关管；9、第十六MOS开关管。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
请参阅图1-4，本实用新型提供的一种实施例：包括输入端子、输出端子和辅助端子，所述输出端子包括高电位输出端sample_p和低电位输出端sample_n，所述输入端子包括输入端子单元，用于输入不同大小的电压信号、选择端子单元，用于选择输出对应单元区间的电压信号、偏移选择端子单元，用于将相应输入端的电压信号输出至高电位输出端sample_p；所述输入端子单元与MOS单元相连，且输入端子单元与MOS单元中MOS管的漏极相连；所述输入端子单元包括十四个端子，MOS单元包括十三个NMOS管和十三个PMOS管，所述MOS单元中的十三个NMOS管的源极均连接到一起并与低电位输出端sample_n相连；所述MOS单元中的十三个PMOS管的源极均连接到一起并与高电位输出端sample_p相连；所述选择端子单元包括十三个端子，所述选择端子单元与MOS单元中MOS管的栅极相连。
所述输入端子单元包括第一输入端子至第十四输入端子的十四个端子，所述第一输入端子与第一NMOS管相连，第二输入端子与第一PMOS管和第二NMOS管均相连，第三输入端子与第二PMOS管和第三NMOS管均相连，第四输入端子与第三PMOS管和第四NMOS管均相连，第五输入端子与第四PMOS管和第三NMOS管均相连，第六输入端子与第五PMOS管和第六NMOS管均相连，第七输入端子与第六PMOS管和第七NMOS管均相连，第八输入端子与第七PMOS管和第八NMOS管均相连，第九输入端子与第八PMOS管和第九NMOS管均相连，第十输入端子与第九PMOS管和第十NMOS管均相连，第十一输入端子与第十PMOS管和第十一NMOS管均相连，第十二输入端子与第十一PMOS管和第十二NMOS管均相连，第十三输入端子与第十二PMOS管和第十三NMOS管均相连，第十四输入端子与第十三PMOS管相连。
所述选择端子单元包括第一选择端子至第十三选择端子的十三个端子，其中，第二选择端子、第五选择端子、第八选择端子和第十一选择端子均通过与或单元与MOS单元相连，其余九个端子均直接与MOS单元相连。
所述与或单元包括并行连接的与门和或门，所述与门和或门的输入端均与同一选择端子相连；且与门的输出端与PMOS管的栅极相连，或门的输出端与NMOS管的栅极相连。
所述辅助端子包括VCC_SW端子、VREG端子和GND端子，其中，VCC_SW端子外接46.8V直流电压，VREG端子外接3.3V直流电压，GND端子为信号地端子。
所述选择端子单元中十三个端子的另一端与译码器相连。
所述偏移选择端子单元包括四个选择端子，且所述偏移选择端子单元中的四个选择端子的另一端与译码器相连。
所述输出端子与负反馈集成运放1电路电连接，所述高电位输出端sample_p通过第一电阻6与负反馈集成运放1电路的反向输入端相连，所述低电位输出端sample_n通过第二电阻5与负反馈集成运放1电路的同向输入端相连。
所述偏移选择端子单元的四个输入端子通过四输入与门2连接第一电平转换器4和第二电平转换器3，所述第一电平转换器4的输出端与第十四MOS开关管7的栅极相连，且MOS开关管的漏极和源极分别与高电位输出端sample_p和低电位输出端sample_n相连，第二电平转换器3的输出端与两个并联的第十五MOS开关管8和第十六MOS开关管9的栅极相连。
工作原理：多路复用器的基本原理就是用来将N个输入通道的数据复用到一个输出通道上，多路复用器实际上就是数据选择器，通过选择端子单元的十三路输入和偏移选择端子单元的四路输入来进行输出电压选择以及输出单路或者单元区间电压模式的选择。输入端子单元的十四路输入用于输入不同的电压值。辅助端子用于提供标准供电电压，其中，VCC_SW端子外接46.8V直流电压，用于给MOS单元中十三个NMOS管和十三个PMOS管供电；VREG端子外接3.3V直流电压，用于给第一电平转换器4和第二电平转换器3供电，GND端子为信号地端子。
如下表1所示为对各端子进行的功能说明和端子定义。
表1 单元多路复用器的端子功能说明表
如上表1所示，输入端子单元包括标号由V0-V13的十四路模拟量输入信号，选择端子单元包括标号由v01_sw-v13_sw的十三路数字量输入信号，且为低电平有效,偏移选择端子单元包括标号offset_2、offset_5、offset_8和offset_11的四路数字量输入信号，并且同为低电平有效；当offset_2端置为低电平时，对应的，选择高电位输出端sample_p输出V2端子输入的电压值；当offset_5端置为低电平时，对应的，选择高电位输出端sample_p输出V5端子输入的电压值；当offset_8端置为低电平时，对应的，选择高电位输出端sample_p输出V8端子输入的电压值；当offset_11端置为低电平时，对应的，选择高电位输出端sample_p输出V11端子输入的电压值。
如图3所示，为该单元选择多路复用器的真值表，当选择端子单元的十三路输入和偏移选择端子单元的四路输入均置为高电平时，处于非选择状态，无任何输出；当偏移选择端子单元均置为高电平时，该单元选择多路复用器接收选择端子单元和输入端子单元的信号，根据选择端子单元上高低电位的不同，对输入端子单元上十四路输入中的两路电压信号进行选择输出至高电位输出端sample_p和低电位输出端sample_n，使之输出一个特定的电压区间值，该单元多路复用器能够实现十三种单元选择电压的输出。当偏移选择端子单元中任何一个端子置为低电平时(输入端子单元上十四路输入均为高电平)，即将对应的输入端子单元上对应的输入电压信号输出至高电位输出端sample_p，该单元多路复用器能够实现四种单路选择电压的输出。
综上，本实用新型提供了一种新的多路复用器的形式，通过选择端子单元和偏移选择端子单元，可以选择单路输出和单元区间输出两种电压输出模式。该单元选择多路复用器能够实现十三种单元区间电压输出和四种单路电压输出。
以上所述，仅为本实用新型较佳的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应该以权利要求的保护范围为准。
Claims (10)
1.单元选择多路复用器，包括输入端子、输出端子和辅助端子，其特征在于，所述输出端子包括高电位输出端sample_p和低电位输出端sample_n，所述输入端子包括输入端子单元，用于输入不同大小的电压信号、选择端子单元，用于选择输出对应单元区间的电压信号、偏移选择端子单元，用于将相应输入端的电压信号输出至高电位输出端sample_p；所述输入端子单元与MOS单元相连，且输入端子单元与MOS单元中MOS管的漏极相连；所述输入端子单元包括十四个端子，MOS单元包括十三个NMOS管和十三个PMOS管，所述MOS单元中的十三个NMOS管的源极均连接到一起并与低电位输出端sample_n相连；所述MOS单元中的十三个PMOS管的源极均连接到一起并与高电位输出端sample_p相连；所述选择端子单元包括十三个端子，所述选择端子单元与MOS单元中MOS管的栅极相连。
2.根据权利要求1所述的单元选择多路复用器，其特征在于：所述输入端子单元包括第一输入端子至第十四输入端子的十四个端子，所述第一输入端子与第一NMOS管相连，第二输入端子与第一PMOS管和第二NMOS管均相连，第三输入端子与第二PMOS管和第三NMOS管均相连，第四输入端子与第三PMOS管和第四NMOS管均相连，第五输入端子与第四PMOS管和第三NMOS管均相连，第六输入端子与第五PMOS管和第六NMOS管均相连，第七输入端子与第六PMOS管和第七NMOS管均相连，第八输入端子与第七PMOS管和第八NMOS管均相连，第九输入端子与第八PMOS管和第九NMOS管均相连，第十输入端子与第九PMOS管和第十NMOS管均相连，第十一输入端子与第十PMOS管和第十一NMOS管均相连，第十二输入端子与第十一PMOS管和第十二NMOS管均相连，第十三输入端子与第十二PMOS管和第十三NMOS管均相连，第十四输入端子与第十三PMOS管相连。
3.根据权利要求1所述的单元选择多路复用器，其特征在于：所述选择端子单元包括第一选择端子至第十三选择端子的十三个端子，其中，第二选择端子、第五选择端子、第八选择端子和第十一选择端子均通过与或单元与MOS单元相连，其余九个端子均直接与MOS单元相连。
4.根据权利要求3所述的单元选择多路复用器，其特征在于：所述与或单元包括并行连接的与门和或门，所述与门和或门的输入端均与同一选择端子相连；且与门的输出端与PMOS管的栅极相连，或门的输出端与NMOS管的栅极相连。
5.根据权利要求1所述的单元选择多路复用器，其特征在于：所述辅助端子包括VCC_SW端子、VREG端子和GND端子。
6.根据权利要求5所述的单元选择多路复用器，其特征在于：所述VCC_SW端子外接46.8V直流电压，VREG端子外接3.3V直流电压，GND端子为信号地端子。
7.根据权利要求1所述的单元选择多路复用器，其特征在于：所述选择端子单元中十三个端子的另一端与译码器相连。
8.根据权利要求1所述的单元选择多路复用器，其特征在于：所述偏移选择端子单元包括四个选择端子，且所述偏移选择端子单元中的四个选择端子的另一端与译码器相连。
9.根据权利要求8所述的单元选择多路复用器，其特征在于：所述输出端子与负反馈集成运放(1)电路电连接，所述高电位输出端sample_p通过第一电阻(6)与负反馈集成运放(1)电路的反向输入端相连，所述低电位输出端sample_n通过第二电阻(5)与负反馈集成运放(1)电路的同向输入端相连。
10.根据权利要求9所述的单元选择多路复用器，其特征在于：所述偏移选择端子单元的四个输入端子通过四输入与门(2)连接第一电平转换器(4)和第二电平转换器(3)，所述第一电平转换器(4)的输出端与第十四MOS开关管(7)的栅极相连，且MOS开关管的漏极和源极分别与高电位输出端sample_p和低电位输出端sample_n相连，第二电平转换器(3)的输出端与两个并联的第十五MOS开关管(8)和第十六MOS开关管(9)的栅极相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920581583.XU CN209767490U (zh) | 2019-04-26 | 2019-04-26 | 单元选择多路复用器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920581583.XU CN209767490U (zh) | 2019-04-26 | 2019-04-26 | 单元选择多路复用器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209767490U true CN209767490U (zh) | 2019-12-10 |
Family
ID=68760634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201920581583.XU Expired - Fee Related CN209767490U (zh) | 2019-04-26 | 2019-04-26 | 单元选择多路复用器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209767490U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111431513A (zh) * | 2020-04-20 | 2020-07-17 | 深圳市智鼎驱动技术有限公司 | 一种新型电压选择保护电路 |
-
2019
- 2019-04-26 CN CN201920581583.XU patent/CN209767490U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111431513A (zh) * | 2020-04-20 | 2020-07-17 | 深圳市智鼎驱动技术有限公司 | 一种新型电压选择保护电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1905192B (zh) | 半导体集成电路装置 | |
| EP1739837A1 (en) | High frequency switching circuit and semiconductor device | |
| TWI354449B (en) | Current steering dac and voltage booster for curre | |
| CN106407138B (zh) | 一种lvds接口和dsi接口复用电路 | |
| US20100141496A1 (en) | D/a conversion circuit | |
| CN101645251A (zh) | 液晶显示器的源极驱动器及驱动方法 | |
| US7541844B2 (en) | Current weighted voltage interpolation buffer | |
| CN108696251B (zh) | 驱动电路及其使用的运算放大器电路 | |
| CN209767490U (zh) | 单元选择多路复用器 | |
| CN107979367A (zh) | 一种高速大摆幅差分驱动器及差分数据接口系统 | |
| CN111026225B (zh) | 一种复用ao通道和do通道的io模块 | |
| CN102624656A (zh) | 低压差分信号发送器 | |
| US20110163899A1 (en) | Sample and hold circuit and method for controlling same | |
| JP4168127B2 (ja) | ユニバーサルｐｅｃｌ／ｌｖｄｓ出力構成回路 | |
| CN107168452A (zh) | 一种按键输入处理电路 | |
| EP0334545A2 (en) | Single-level multiplexer | |
| CN205910520U (zh) | 一种电源控制芯片及设置有该芯片的电子设备 | |
| US20070273428A1 (en) | Output Stage System | |
| JP2013025696A (ja) | 多入力電源回路 | |
| EP1187382A3 (en) | Multiplexer with channel sectioning, selectively actuated current sources, and common-base amplifiers | |
| JP2005123773A (ja) | 小振幅差動インターフェース回路 | |
| JP2002050966A (ja) | Ｄａ変換器 | |
| CN108427472A (zh) | 一种基准电压输出电路 | |
| IT8224705A1 (it) | Punto di incrocio di commutazione e matrice di commutazione di larga banda | |
| JP2005303830A (ja) | 差動出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20191210 |