CN209374246U - 一种电感器、滤波电路和功能电路 - Google Patents

Abstract

本实用新型公开了一种电感器、滤波电路和功能电路。所述电感器包括磁芯和至少一个线圈，所述至少一个线圈缠绕于所述磁芯上；所述线圈的首端和末端分别作为所述电感器的第一端和第二端，所述线圈的首端与末端之间引出至少一个所述电感器的中间端。当电感器用于构成滤波电路时，利用一个电感器即可形成多级滤波电路，从而在不增加滤波电路体积的情况下，获得了更大的插入损耗，扩大了电感器的适用范围。

Description

一种电感器、滤波电路和功能电路

技术领域

本实用新型实施例涉及电感技术，尤其涉及一种电感器、滤波电路和功能电路。

背景技术

滤波技术在现代电力电子行业有着重要的应用，滤波电路多由电容和电感组成，在对低压大电流进行滤波时，电感的体积相比于电容较大，对滤波电路体积的影响也较大，因此，电感器的性能对滤波电路有着重要的影响。

例如利用电源端口滤波电路对低压大电流的差模干扰进行滤波，传统的滤波方式为利用共模电感、差模-共模复合电感或差模电感组成的滤波电路进行滤波，然而由于共模电感的差模分量较小，为了获取较大的差模感量，必须增大共模电感的体积；采用差模-共模复合电感器时，由于需要在磁芯中嵌入磁桥，生产加工效率低，大批量供货受限制，且一致性不好；采用差模电感时，由于大电流情况下使用高μ值磁芯存在磁饱和问题，导致磁芯只能选用铁硅铝或者铁粉芯等低μ值材质，为了获取一定的差模感量，同样需要增大差模电感的体积；也即均需要显著增加滤波电路的体积。

现有技术的电感器并不能很好的兼顾应用到滤波电路中时小体积需求以及大差模感量需求的问题。

实用新型内容

本实用新型提供一种电感器、滤波电路和功能电路，以兼顾应用到滤波电路中时小体积需求以及大差模感量需求的问题。

第一方面，本实用新型实施例提供了一种电感器，所述电感器包括磁芯和至少一个线圈，所述至少一个线圈缠绕于所述磁芯上；所述线圈的首端和末端分别作为所述电感器的第一端和第二端，所述线圈的首端与末端之间引出至少一个所述电感器的中间端。

可选的，所述线圈的首端与末端之间引出N个中间端，其中，所述N个中间端将所述线圈首端与末端之间的部分均分成N+1段，N为大于等于1的整数。

可选的，所述电感器为差模电感器，其中，所述磁芯为柱状结构。

可选的，所述电感器为共模电感器，其中，所述至少一个线圈包括第一线圈和第二线圈；所述磁芯为环形结构，所述第一线圈和所述第二线圈缠绕于所述磁芯上，圈数相等且绕向相同。

第二方面，本实用新型实施例还提供了一种滤波电路，所述滤波电路包括输入端、输出端、电感器、第一电容、第二电容和N个第三电容，所述电感器包括磁芯和线圈，所述线圈缠绕于所述磁芯上；其中，所述线圈的首端和末端分别作为所述电感器的第一端和第二端，所述线圈的首端与末端之间引出N个所述电感器的中间端；其中，N为大于等于1的整数；

所述第一电容的第一端与所述电感器的第一端电连接，所述第一电容的第二端接地；

所述第二电容的第一端与所述电感器的第二端电连接，所述第二电容的第二端接地；

所述N个第三电容的第一端与所述电感器的N个中间端一一对应电连接，所述N个第三电容的第二端接地；

所述电感器的第一端与所述滤波电路的输入端电连接，所述电感器的第二端与所述滤波电路的输出端电连接。

可选的，所述N个中间端将所述线圈首端与末端之间的部分均分成N+1段。

可选的，所述N的值为1，所述第三电容、所述第二电容及所述第一电容的电容值均相等。

可选的，所述第一电容、所述第二电容及所述第三电容的电容值的取值范围均为1微法至100微法，所述电感器的电感值的取值范围为1微亨至100微亨。

第三方面，本实用新型实施例还提供了一种功能电路，包括电路板，所述电路板上设置有第二方面任一项所述的滤波电路，所述第一电容、所述第二电容和所述第三电容焊接于电路板。

可选的，所述第一电容、所述第二电容及所述第三电容采用贴片电容。

本实用新型通过将电感器线圈的首端和末端分别作为电感器的第一端和第二端，并且在第一端与第二端之间引出至少一个中间端，当电感器用于构成滤波电路时，利用一个电感器即可形成多级滤波电路，从而在不增加滤波电路体积的情况下，获得了更大的插入损耗，扩大了电感器的适用范围。

附图说明

图1为本实用新型实施例提供的一种电感器的结构示意图；

图2为本实用新型实施例提供的另一种电感器的结构示意图；

图3为本实用新型实施例提供的一种滤波电路的电路结构示意图；

图4为现有技术中的一种滤波电路的电路结构示意图；

图5为对图3以及图4中的滤波电路测试插入损耗的结果图；

图6为本实用新型实施例提供的一种功能电路的结构示意图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。

实施例

参考图1，图1为本实用新型实施例提供的一种电感器的结构示意图，电感器包括磁芯101和线圈102，线圈102缠绕于磁芯101上；线圈102的首端和末端分别作为电感器的第一端A和第二端C，线圈102的首端与末端之间引出至少一个电感器的中间端B。

具体的，在不改变电感器体积的情况下，在线圈102的首端与末端之间引出至少一个中间端B，运用于滤波电路中时，第一端A、第二端C以及至少一个中间端C均可电连接滤波电容，从而利用电感器构成多级滤波电路，示例性的，可组成多级π型滤波电路，相比于单级π型滤波电路的插入损耗更大，且电容的体积相对于电感器的体积十分小，滤波电路的整体体积基本上由电感器的体积决定。因此在不增加滤波电路整体体积的情况下，即可构成多级滤波电路，从而增加滤波电路的插入损耗。

本实施例的技术方案，通过将电感器线圈的首端和末端分别作为电感器的第一端和第二端，并且在第一端与第二端之间引出至少一个中间端，当电感器用于构成滤波电路时，利用一个电感器即可形成多级滤波电路，从而在不增加滤波电路体积的情况下，获得了更大的插入损耗，扩大了电感器的使用范围。

可选的，继续参考图1，线圈102的首端与末端之间引出N个中间端B，其中，N个中间端B将线圈的首端与末端之间的部分均分成N+1段，N为大于等于1的整数。

示例性的，N个中间端B可将线圈102的匝数或者磁芯101缠绕线圈102部分的长度均分为N+1份，可以理解的是，实际情况中存在无法完全均分的情况，则可理解为N个中间端B将线圈102的首端与末端之间近似均分为N+1段。利用N个中间端B将电感器的线圈102均分为N+1段，也即均分后的每段电感值相同，构成多级滤波电路时，可利用相同容值的电容构成每级插入损耗相同的滤波电路，从而在总插入损耗需求固定的情况下，可很方便的计算出滤波电路所需电容的容值，使用更为方便。

可选的，继续参考图1，电感器为差模电感器，磁芯101为柱状结构。

示例性的，对差模干扰进行滤波时，多采用差模电感器组成的π型滤波电路，而在对低压大电流端口的差模干扰进行滤波时，由于电流大，采用高μ值磁芯101时存在磁饱和问题，严重影响滤波电路的滤波性能，导致磁芯101的材料选择范围较小，只能选择低μ值的材质；通过在差模电感器的首端与末端之间引出至少一个中间端B，在不增加滤波电路体积的情况下，即可构成多级滤波电路，从而获得较大的插入损耗。

可选的，参考图2，图2为本实用新型实施例提供的另一种电感器的结构示意图，电感器为共模电感器，其中，共模电感器包括磁芯201和至少一个线圈，至少一个线圈包括第一线圈202和第二线圈203；磁芯201为环形结构，第一线圈202和第二线圈203缠绕于磁芯201上，圈数相等且绕向相同。

具体的，第一线圈202包括第一端A1和第二端C1，在其第一端A1与第二端C1之间引出至少一个中间端B1；第二线圈203包括第一端A2和第二端C2，在其第一端A2与第二端C2之间引出至少一个中间端B2。示例性的，对差模干扰进行滤波时，也可采用共模电感构成的滤波电路进行滤波，利用共模电感的差模分量来去除干扰，然而由于共模电感的差模分量较小，若需要获得一定的差模分量，需要增加共模电感的体积。而本实施例中，通过在第一线圈202以及第二线圈203之间分别引出中间端(B1、B2)，在中间端(B1、B2)连接电容即可构成多级滤波电路，从而在不增加滤波电路体积的情况下，增加了滤波电路的插入损耗。

参考图3，图3为本实用新型实施例提供的一种滤波电路的电路结构示意图，滤波电路包括输入端IN、输出端OUT、电感器304、第一电容301、第二电容303和N个第三电容302，电感器304包括磁芯和线圈，线圈缠绕于磁芯上；其中，线圈的首端和末端分别作为电感器304的第一端和第二端，线圈的首端与末端之间引出N个电感器304的中间端；其中，N为大于等于1的整数，图3中只示例性的示出了N等于1时的情况。

第一电容301的第一端与电感器304的第一端电连接，第一电容301的第二端接地；

第二电容303的第一端与电感器304的第二端电连接，第二电容303的第二端接地；

第三电容302的第一端与电感器304的中间端电连接，第三电容303的第二端接地；

电感器304的第一端与滤波电路的输入端IN电连接，电感器304的第二端与滤波电路的输出端OUT电连接。

具体的，电感器304、第一电容301、第二电容303以及第三电容302构成两级π型滤波电路，可将第三电容302、第二电容303以及第一电容301的电容值均设置为相同的电容值，且利用中间端将线圈的首端与末端之间均分为2段，以使两级滤波电容的结构以及参数一致，第一电容301、第二电容303及第三电容302的电容值的取值范围均为1微法至100微法，电感器304的电感值的取值范围为1微亨至100微亨，例如可设置第三电容302、第二电容303以及第一电容301的电容值均为2微法，电感器304的值设置为2微亨，在源阻抗及负载阻抗均为50欧姆环境下进行测试。参考图4，图4为现有技术中的一种滤波电路的电路结构示意图，第一电容301、第二电容303、电感器304、输入端IN以及输出端OUT连接成图4中所示的结构，其中，第一电容301和第二电容303的电容值为2微法，电感器304的值为2微亨，在源阻抗及负载阻抗均为50欧姆环境下进行测试。图5为对图3以及图4中的滤波电路测试插入损耗的结果图；参考图5，本实施例图3所对应的滤波电路得到的插入损耗曲线如图5中的第一曲线401，图4所对应的滤波电路得到的插入损耗曲线如图5中的第二曲线402；从图5的测试结果可得到，在频率高于一定值时，采用本实施例所提供的电感器304的滤波电路相比于传统的滤波电路，具有更高的插入损耗。

本实施例的技术方案，通过采用包括第一端、第二端和中间端的电感器组成的滤波电路，在不显著增加滤波电路整体体积的情况下即可构成多级滤波电路，其插入损耗相比于单级滤波电路具有显著的提高。

图6为本实用新型实施例提供的一种功能电路的结构示意图，参考图6，功能电路包括电路板501上，电路板501包括本实用新型实施例任一项滤波电路502，其中，第一电容、第二电容、第三电容和电感器均焊接于电路板上。且第一电容、第二电容和第三电容均采用贴片电容。

具体的，在电路板501上，贴片电容相比于电感器而言，体积相对较小，因此滤波电路502的体积可视为由电感器的体积决定，因而当滤波电路502在电路板501上占用的空间大小有限的情况下，同样可以达到较大的插入损耗的效果。示例性的，对于已布置完成的电路板501，在滤波电路502占用空间有限的情况下，若需要进一步增加插入损耗，则可增加电感器的中间端，进而通过增加相应数量的贴片电容，即可构成更多级的滤波电路，从而获得更高的插入损耗，滤波电路502增加的体积仅为贴片电容的体积，即增加的体积较小。

注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。

Claims (10)

1.一种电感器，其特征在于，所述电感器包括磁芯和至少一个线圈，所述至少一个线圈缠绕于所述磁芯上；所述线圈的首端和末端分别作为所述电感器的第一端和第二端，所述线圈的首端与末端之间引出至少一个所述电感器的中间端。

2.根据权利要求1所述的电感器，其特征在于，所述线圈的首端与末端之间引出N个中间端，其中，所述N个中间端将所述线圈首端与末端之间的部分均分成N+1段，N为大于等于1的整数。

3.根据权利要求1所述的电感器，其特征在于，所述电感器为差模电感器，其中，所述磁芯为柱状结构。

4.根据权利要求1所述的电感器，其特征在于，所述电感器为共模电感器，其中，所述至少一个线圈包括第一线圈和第二线圈；所述磁芯为环形结构，所述第一线圈和所述第二线圈缠绕于所述磁芯上，圈数相等且绕向相同。

5.一种滤波电路，其特征在于，所述滤波电路包括输入端、输出端、电感器、第一电容、第二电容和N个第三电容，所述电感器包括磁芯和线圈，所述线圈缠绕于所述磁芯上；其中，所述线圈的首端和末端分别作为所述电感器的第一端和第二端，所述线圈的首端与末端之间引出N个所述电感器的中间端；其中，N为大于等于1的整数；

所述第一电容的第一端与所述电感器的第一端电连接，所述第一电容的第二端接地；

所述第二电容的第一端与所述电感器的第二端电连接，所述第二电容的第二端接地；

所述N个第三电容的第一端与所述电感器的N个中间端一一对应电连接，所述N个第三电容的第二端接地；

所述电感器的第一端与所述滤波电路的输入端电连接，所述电感器的第二端与所述滤波电路的输出端电连接。

6.根据权利要求5所述的滤波电路，其特征在于，所述N个中间端将所述线圈首端与末端之间的部分均分成N+1段。

7.根据权利要求6所述的滤波电路，其特征在于，所述N的值为1，所述第三电容、所述第二电容及所述第一电容的电容值均相等。

8.根据权利要求7所述的滤波电路，其特征在于，所述第一电容、所述第二电容及所述第三电容的电容值的取值范围均为1微法至100微法，所述电感器的电感值的取值范围为1微亨至100微亨。

9.一种功能电路，其特征在于，包括电路板，所述电路板上设置有权利要求5-8任一项所述的滤波电路，所述第一电容、所述第二电容和所述第三电容焊接于电路板。

10.根据权利要求9所述的功能电路，其特征在于，所述第一电容、所述第二电容及所述第三电容采用贴片电容。