CN209314031U - 音频复用电路 - Google Patents
音频复用电路 Download PDFInfo
- Publication number
- CN209314031U CN209314031U CN201920260944.0U CN201920260944U CN209314031U CN 209314031 U CN209314031 U CN 209314031U CN 201920260944 U CN201920260944 U CN 201920260944U CN 209314031 U CN209314031 U CN 209314031U
- Authority
- CN
- China
- Prior art keywords
- audio
- interface bus
- clock
- multiplex circuit
- frequency multiplex
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
本实用新型涉及一种音频复用电路,该音频复用电路包括音频处理器,与所述音频处理器电连接的音频接口总线,多个级联在所述音频接口总线上的音频采样转换模块;及连接在所述音频处理器和所述音频接口总线之间的时钟复用模块,所述时钟复用模块用于接收所述音频处理器输出的第一帧同步采样时钟信号、并输出与所述音频采样转换模块数量对应的多个第二帧同步采样时钟信号至所述音频接口总线;各所述音频采样转换模块根据所述第二帧同步采样时钟信号进行音频信号的采集、并将所述音频信号转换成数字音频信号。本申请既能实现对音频处理器输出的帧同步采样时钟信号的再生和分配,还能有效降低音频复用电路的成本。
Description
技术领域
本实用新型涉及反无人机领域,特别是涉及一种音频复用电路。
背景技术
在反无人机领域,识别出空中飞行的无人机是一个首先要解决的重点问题,也是反无人机技术中低空飞行器识别检测的突出难点。
其中利用麦克阵列拾音提取无人机飞行的噪音特征进行分析,识别和判断无人机的飞行区域和方位,以及身份信息,是多种识别检测技术方案技术当中比较可行的方法之一。麦克阵列是通过不同指向的多路麦克风来拾取空间不同方位的声音来源,通过声音信号特征来辅助识别空中飞行的无人机身份,进而做出对应的处理。
但是当前声源采集硬件电路上多路麦克风输入的接口大多采用CODEC(编解码器)。但是这种芯片内部同时集成了音频的ADC和DAC电路,对于反无人机的音频检测的应用而言,音频信号的采集只需要用到ADC,不需要DAC。从而增加了电路的成本。
实用新型内容
基于此,有必要针对现有音源采集硬件电路的成本较高的问题,提供一种音频复用电路。
一种音频复用电路,包括音频处理器,与所述音频处理器电连接的音频接口总线,多个级联在所述音频接口总线上的音频采样转换模块;及
连接在所述音频处理器和所述音频接口总线之间的时钟复用模块,所述时钟复用模块用于接收所述音频处理器输出的第一帧同步采样时钟信号、并输出与所述音频采样转换模块数量对应的多个第二帧同步采样时钟信号至所述音频接口总线;
各所述音频采样转换模块根据所述第二帧同步采样时钟信号进行音频信号的采集、并将所述音频信号转换成数字音频信号。
上述音频复用电路,通过将多个音频采样转换模块级联在音频接口总线上,以及将音频接口总线分别与音频处理器和时钟复用模块连接,时钟复用模块将音频处理器输出的第一帧同步采样时钟信号进行复用再生成与音频采样转换模块数量对应的多个第二帧同步采样时钟信号,并输出到音频接口总线,实现了对音频处理器输出的帧同步采样时钟信号的再生和分配,从而使得本申请可实现多路音频采样转换模块共用一个音频处理器;进一步地,由于音频采样转换模块只是将音频信号转换成数字音频信号,相当于只有模数转换器的功能,相对采用CODEC芯片的电路而言减少了DAC电路,从而降低了电路的整体成本。
在其中一个实施例中,所述音频处理器为数字信号处理器。
在其中一个实施例中,所述时钟复用模块采用复杂可编程逻辑器件。
在其中一个实施例中,所述音频采样转换模块包括麦克风和模数转换器;所述麦克风用于采集环境中的音频信号;所述模数转换器用于将所述音频信号转换成数字音频信号、并传输至所述音频接口总线。
在其中一个实施例中,所述数字信号处理器的主时钟输出端口、数据输入端口及位时钟输出端口分别与所述音频接口总线连接。
在其中一个实施例中,所述数字信号处理器的主采样时钟端口与所述复杂可编程逻辑器件的采样时钟信号输入端连接,所述数字信号处理器的位时钟端口与所述复杂可编程逻辑器件的位时钟信号输入端连接,所述复杂可编程逻辑器件的帧同步采样时钟信号的输出端与所述音频接口总线连接。
在其中一个实施例中,所述模数转换器的主时钟输入端口、数据输出端口、位时钟输入端口及帧同步采样时钟信号输入端口分别与所述音频接口总线连接。
在其中一个实施例中,级联在所述音频接口总线上的所述音频采样转换模块的数量为16个。
在其中一个实施例中,所述音频接口总线包括I2S总线、TDMI总线及PCM总线中的任意一种。
在其中一个实施例中,所述音频采样转换模块工作在连续转换模式。
附图说明
图1为一实施例中的音频复用电路的结构示意图;
图2为一实施例中的音频复用电路的原理图;
图3为单个音频采样转换模块的采样时序图;
图4为多个音频采样转换模块的帧同步时序图;
图5为多个音频采样转换模块的数据输出时序图;
图6为帧同步采样时钟信号的再生时序图。
具体实施方式
为了便于理解本申请,下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是,本申请可以以许多不同的形式来实现,并不限于本文所描述的实施方式。相反地,提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。
需要说明的是,当元件被称为“固定于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的,并不表示是唯一的实施方式。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的,不是旨在于限制本申请。
传统的反无人机方法中主要可以利用麦克阵列拾音提取无人机飞行的噪音特征进行分析,识别和判断无人机的飞行区域和方位,以及身份信息,这是多种识别检测技术方案技术当中比较可行的方法之一。其大致原理是:无人机在飞行时,其引擎、旋翼等部件会发出声音,而每个种类的无人机将具有各自不同于其它种类的“特征”,该方法就是利用不同种类的无人机的特定声音特征来识别、监测无人机。具体可以事先将各种无人机的特定声音录入声音库中,然后实时地通过麦克矩阵来分析来自空中的声音,然后提取该声音特征,并与预先录制的无人机声音特征进行比对,即可得知空中是否存在无人机。而作为实现该探测方法的基础,也即是对于无人机声音的采集,其主要有基于CODEC(coder-decoder,编解码器)芯片的音频采集电路来实现,但是这种芯片内部同时集成了音频的ADC(模数转换器)和DAC(数模转换器)电路,对于反无人机的音频检测的应用而言,音频信号的采集只需要用到ADC,不需要DAC。
基于上述情况,本申请希望提供一种既能实现对音频处理器输出的帧同步采样时钟信号的再生和分配,还能有效降低成本的电路。
请参阅图1,为本申请所提供的一实施例中的音频复用电路的结构示意图。该音频复用电路可以包括音频处理器10,与音频处理器10电连接的音频接口总线I,多个级联在音频接口总线I上的音频采样转换模块1、2、3、…、n-1、n;以及连接在音频处理器10和音频接口总线I之间的时钟复用模块30,时钟复用模块30用于接收音频处理器10输出的第一帧同步采样时钟信号Fs、并输出与音频采样转换模块数量对应的多个第二帧同步采样时钟信号Fs0、Fs1、Fs2、…、Fs(n-2)、Fs(n-1)至音频接口总线I;各音频采样转换模块1、2、3、…、n-1、n根据第二同步采样时钟信号Fs0、Fs1、Fs2、…、Fs(n-2)、Fs(n-1)进行音频信号的采集、并将音频信号转换成数字音频信号。
上述音频复用电路,通过将多个音频采样转换模块级联在音频接口总线上,以及将音频接口总线分别与音频处理器和时钟复用模块连接,时钟复用模块将音频处理器输出的第一帧同步采样时钟信号进行复用再生成与音频采样转换模块数量对应的多个第二帧同步采样时钟信号,并输出到音频接口总线,实现了对音频处理器输出的帧同步采样时钟信号的再生和分配,从而使得本申请可实现多路音频采样转换模块共用一个音频处理器;进一步地,由于音频采样转换模块只是将音频信号转换成数字音频信号,相当于只有模数转换器的功能,相对采用CODEC芯片的电路而言减少了DAC电路,从而降低了电路的整体成本。
在一个实施例中,音频处理器10可以为数字信号处理器(DSP,Digital SignalProcessing),是一种特别适合于进行数字信号处理运算的微处理器,其主要应用是实时快速地实现各种数字信号处理算法。时钟复用模块30可以采用复杂可编程逻辑器件(CPLD,Complex Programmable Logic Device),CPLD为可编程器件,使用起来更为方便,并且速度更快。
在一个实施例中,音频采样转换模块的数量为多个,级联在音频接口总线I上,在本申请中,音频采样转换模块的数量可以为16个,级联在音频接口总线I上,可以理解,音频采样转换模块还可以为其他数量,在此不作进一步地限定。音频接口总线I可以为I2S(Inter-IC Sound,集成电路内置音频)总线、TDMI(Time Division MultiplexingInterface,时分复用接口)总线及PCM(Pulse Code Modulation,脉冲编码调制)总线中的任意一种。换句话说,音频接口总线I可以为I2S(Inter-IC Sound,集成电路内置音频)总线;音频接口总线I还可以为TDMI(Time Division Multiplexing Interface,时分复用接口)总线;音频接口总线I也可以为PCM(Pulse Code Modulation,脉冲编码调制)总线。采用这些常用的音频接口总线可降低本申请的实现难度,同时还可降低对音频处理器的要求。
在一个实施例中,请参阅图2,一个音频采样转换模块可以包括麦克风MIC和模数转换器ADC;麦克风MIC用于采集环境中的音频信号;模数转换器ADC用于将音频信号转换成数字音频信号、并传输至音频接口总线I。进一步地,麦克风MIC可以选用高灵敏度的麦克风,多个音频采样转换模块中的多个麦克风MIC可以组成麦克风阵列,从而可增大音频信号的采样率。
进一步地,请继续参阅图2,数字信号处理10的主时钟输出端口CLKOUT、数据输入端口DR及位时钟输出端口CLKR分别与音频接口总线I连接,数字信号处理器10的主采样时钟端口FSR与复杂可编程逻辑器件30的采样时钟信号输入端连接,数字信号处理器10的位时钟端口CLKR与复杂可编程逻辑器件30的位时钟信号输入端连接,复杂可编程逻辑器件30的帧同步采样时钟信号的输出端与音频接口总线I连接,由于复杂可编程逻辑器件输出的是与音频采样转换模块的数量相对应的帧同步采样时钟信号,所以复杂可编程逻辑器件30的帧同步采样时钟信号的输出端口应该与音频采样转换模块的数量相同,也即是图2中的输出Fs0、Fs1、Fs2、…、Fs(n-2)、Fs(n-1)的端口。模数转换器的主时钟输入端口MCLK、数据输出端口DATA、位时钟输入端口SCLK及帧同步采样时钟信号输入端口分别与音频接口总线I连接。相应地,每一路音频采样转换模块对应接收一路第二帧同步采样时钟信号,并且,每一路音频采样转换模块中模数转换器接收的第二帧同步采样时钟信号都不一样,其输出时序由音频信号处理器10决定。
具体地,可参阅图3-图6,基于上述描述,以下结合图2对本申请的音频信号复用原理进行进一步说明:
首先,音频信号处理器作为音频接口总线I的主控芯片;n路音频模数转换器ADC作为从器件SLAVE,级联连接在音频信号处理器的音频接口总线I上;其中,每路模数转换器ADC除了连接主时钟MCLK,还连接了位时钟SCLK;每路ADC的位时钟SCLK来自音频信号处理器,通过音频信号处理器配置由主时钟MCLK分频获得;每路模数转换器ADC输出的采样转换结果数据直接连接到音频接口总线I上,送入音频信号处理器的数据接收端口DR;每路模数转换器ADC的帧同步采样时钟信号分别来自复杂可编程逻辑器件CPLD的对应一路时钟输出FSn;复杂可编程逻辑器件CPLD输入音频信号处理器输出的位时钟SCLK和第一帧同步采样时钟信号FS,输出n路第二帧同步采样时钟信号FS0---FSn-1分别提供给n路模数转换器,并且每一路模数转换器的接收的第二帧同步采样时钟信号不一样。在本申请中,一般取模数转换器的分辨率为16bit,那么第一帧同步采样时钟信号FS就可以用公式表示为:
FS=MCLK/(16*P)
其中,P为主时钟分频比;当只有一路音频采样转换模块独立连接音频接口总线I时,音频信号处理器输出的第一帧同步采样时钟信号就可以表示为:
FS=SCLK/16
相应的,就能得到如图3所示的采样时序图。
当有n路音频采样转换模块,相应地,有n个模数转换器ADC级联时,音频信号处理器输出的第一帧同步采样时钟信号的时序转换和位时钟时序同步关系就可以如图4所示。
根据前面公式不难得出,位时钟SCLK=16*n*FS;n为级联的音频采样转换模块中ADC的数量;
进一步地,可将数字信号处理器输出的第一帧同步采样时钟信号FS的周期分为n个连续的时间段,如图5,分别标记成n个时隙,SLOT0---SLOTn-1(图中标记为S0---Sn-1)。n个连续的时间段与n路音频采集转换模块对应相同,相应地,第一帧同步采样时钟信号可以通过以下公式得到:
FS=SCLK/(16*n)
如图5,在本申请中,每路模数转换器ADC工作在连续转换模式,在各路第二帧同步采样时钟信号SLAVE0---SLAVEn-1FS的控制下,每路模数转换器ADC在第二帧同步采样时钟信号的下降沿开始输出有效采样数据DATA的最高位MSB。每路模数转换器ADC按对应的时隙Sn-1---S0输出对应有效采样数据DATA0---DATAn-1。每路模数转换器ADC的每个采样周期输出一帧16bit数据最后一位LSB后,相应的一路模数转换器ADC的DATA数据线即转变为高阻态。
复杂可编程逻辑CPLD实现多路模数转换器ADC所需的第二帧同步采样时钟信号再生的序逻辑关系如图6,CPLD输入的两个时钟分别为SCLK和MASTER FS,都来自数字信号处理器输出的位时钟SCLK和第一帧同步采样时钟FS,复杂可编程逻辑CPLD根据内部逻辑再生输出每一路模数转换器ADC对应的第二帧同步采样时钟信号SLAVE0FS---SLAVEn-1FS,送给对应的每一路模数转换器ADC。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本实用新型的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对实用新型专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本实用新型构思的前提下,还可以做出若干变形和改进,这些都属于本实用新型的保护范围。因此,本实用新型专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种音频复用电路,其特征在于,所述音频复用电路包括音频处理器,与所述音频处理器电连接的音频接口总线,多个级联在所述音频接口总线上的音频采样转换模块;及
连接在所述音频处理器和所述音频接口总线之间的时钟复用模块,所述时钟复用模块用于接收所述音频处理器输出的第一帧同步采样时钟信号、并输出与所述音频采样转换模块数量对应的多个第二帧同步采样时钟信号至所述音频接口总线;
各所述音频采样转换模块根据所述第二帧同步采样时钟信号进行音频信号的采集、并将所述音频信号转换成数字音频信号。
2.根据权利要求1所述的音频复用电路,其特征在于,所述音频处理器为数字信号处理器。
3.根据权利要求2所述的音频复用电路,其特征在于,所述时钟复用模块采用复杂可编程逻辑器件。
4.根据权利要求2所述的音频复用电路,其特征在于,所述音频采样转换模块包括麦克风和模数转换器;所述麦克风用于采集环境中的音频信号;所述模数转换器用于将所述音频信号转换成数字音频信号、并传输至所述音频接口总线。
5.根据权利要求2所述的音频复用电路,其特征在于,所述数字信号处理器的主时钟输出端口、数据输入端口及位时钟输出端口分别与所述音频接口总线连接。
6.根据权利要求3所述的音频复用电路,其特征在于,所述数字信号处理器的主采样时钟端口与所述复杂可编程逻辑器件的采样时钟信号输入端连接,所述数字信号处理器的位时钟端口与所述复杂可编程逻辑器件的位时钟信号输入端连接,所述复杂可编程逻辑器件的帧同步采样时钟信号的输出端与所述音频接口总线连接。
7.根据权利要求4所述的音频复用电路,其特征在于,所述模数转换器的主时钟输入端口、数据输出端口、位时钟输入端口及帧同步采样时钟信号输入端口分别与所述音频接口总线连接。
8.根据权利要求1所述的音频复用电路,其特征在于,级联在所述音频接口总线上的所述音频采样转换模块的数量为16个。
9.根据权利要求1所述的音频复用电路,其特征在于,所述音频接口总线包括I2S总线、TDMI总线及PCM总线中的任意一种。
10.根据权利要求1所述的音频复用电路,其特征在于,所述音频采样转换模块工作在连续转换模式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920260944.0U CN209314031U (zh) | 2019-03-01 | 2019-03-01 | 音频复用电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920260944.0U CN209314031U (zh) | 2019-03-01 | 2019-03-01 | 音频复用电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN209314031U true CN209314031U (zh) | 2019-08-27 |
Family
ID=67681957
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201920260944.0U Expired - Fee Related CN209314031U (zh) | 2019-03-01 | 2019-03-01 | 音频复用电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN209314031U (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113014348A (zh) * | 2021-02-24 | 2021-06-22 | 阿里巴巴集团控股有限公司 | 分布式音频传输系统、音频主控电路及音频控制设备 |
CN113055312A (zh) * | 2019-12-26 | 2021-06-29 | 浙江蓝鸽科技有限公司 | 基于同步以太网的多路音频拾音方法和系统 |
CN114968867A (zh) * | 2021-02-20 | 2022-08-30 | 华为技术有限公司 | 一种复用音频总线的设备及方法 |
EP4283891A4 (en) * | 2021-01-30 | 2024-03-06 | Huawei Technologies Co., Ltd. | DATA TRANSMISSION METHOD AND APPARATUS, ELECTRONIC DEVICE AND STORAGE MEDIUM |
-
2019
- 2019-03-01 CN CN201920260944.0U patent/CN209314031U/zh not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113055312A (zh) * | 2019-12-26 | 2021-06-29 | 浙江蓝鸽科技有限公司 | 基于同步以太网的多路音频拾音方法和系统 |
CN113055312B (zh) * | 2019-12-26 | 2022-06-24 | 浙江蓝鸽科技有限公司 | 基于同步以太网的多路音频拾音方法和系统 |
EP4283891A4 (en) * | 2021-01-30 | 2024-03-06 | Huawei Technologies Co., Ltd. | DATA TRANSMISSION METHOD AND APPARATUS, ELECTRONIC DEVICE AND STORAGE MEDIUM |
CN114968867A (zh) * | 2021-02-20 | 2022-08-30 | 华为技术有限公司 | 一种复用音频总线的设备及方法 |
CN114968867B (zh) * | 2021-02-20 | 2024-03-01 | 华为技术有限公司 | 一种复用音频总线的设备及方法 |
CN113014348A (zh) * | 2021-02-24 | 2021-06-22 | 阿里巴巴集团控股有限公司 | 分布式音频传输系统、音频主控电路及音频控制设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN209314031U (zh) | 音频复用电路 | |
CN204406122U (zh) | 音频信号处理装置 | |
CN210807582U (zh) | 一种基于fpga的多通道音频采集系统 | |
CN109922560A (zh) | 一种实时音乐律动控制的车载氛围灯系统 | |
CN106782562A (zh) | 音频处理方法、装置及系统 | |
CN103378933B (zh) | 解码方法、解码模块及信号处理方法、信号处理装置 | |
US8924796B2 (en) | System and method for processing trace information | |
CA2212292A1 (en) | Device for and method of aligning in time digital signals, for example a clock signal and a data stream | |
US6404780B1 (en) | Synchronizing data transfer protocol across high voltage interface | |
CN102868406A (zh) | 一种多通道高速并行交替adc采样电路 | |
US7652598B2 (en) | Serial data analysis improvement | |
CN112416831A (zh) | 一种高速信号采集存储处理系统 | |
CN203118075U (zh) | 一种音视频采集记录器 | |
Fischer et al. | The COMPASS data acquisition system | |
CN107817721B (zh) | 电力录波数据同步采集系统 | |
CN107066419B (zh) | 可扩展的自适应n×n通道数据通信系统 | |
DE112008001192T5 (de) | Verfahren und Schaltung zum Verschachteln, Parallel-Seriell-Umwandeln und Seriell-Parallel-Umwandeln von Kamera- und Tastenfeld-Daten | |
CN110936909A (zh) | 一种汽车智能开关控制系统 | |
CN213586241U (zh) | 远场语音交互装置和电子设备 | |
JP2023553613A (ja) | ライン診断のためのシステム及び技法 | |
CN202818282U (zh) | 一种数字音频信号传输设备 | |
CN111338599A (zh) | 音频采集系统及其设计方法 | |
CN108271006A (zh) | 监控摄像头用无线人声拾音器及其高清晰人声监控摄像头 | |
JP2003505976A (ja) | モデム及びライン分離の集積回路並びに付随する方法 | |
CN1411283A (zh) | 全数字化、高分辨率、多接口的多媒体传输编解码器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190827 Termination date: 20210301 |
|
CF01 | Termination of patent right due to non-payment of annual fee |