CN114968867B - 一种复用音频总线的设备及方法 - Google Patents

Abstract

本申请提供一种音频总线复用的设备及方法，其中，音频总线复用的设备包括处理器、功率放大器和编解码器，所述处理器分别与所述功率放大器和所述编解码器连接。所述处理器通过在处理器端共用一个管脚的数据线接收来自所述功率放大器和编解码器的音频数据。本申请通过复用数据线节省处理器的管脚资源，允许处理器连接更多器件，实现更丰富的功能。

Description

一种复用音频总线的设备及方法

技术领域

本发明涉及音频处理领域，具体涉及一种音频总线复用的设备及方法。

背景技术

如今电子设备的功能越来越丰富，电子设备的功能强大丰富依托于各类器件，如显示屏、音频处理器、传感器等。而电子设备的处理器与各类器件的交互依赖于处理器的GPIO(General Purpose Input/Output)管脚，因此处理器可用的GPIO管脚数量直接决定了能承载的器件的数量，进而决定了该电子设备所能提供的功能。

对于音频领域而言，用于录音的编解码器和用于放音的功率放大器与处理器之间的数据交互多数需要I2S(Inter IC Sound)总线完成。在对设备进行硬件规划和软件设计时，I2S用到多少数量的信号线，处理器就需要提供相应数量的GPIO管脚。举例而言，若器件编解码器的I2S总线需要3条信号线，器件功率放大器的I2S总线需要4根信号线，为保证器件编解码器和器件功率放大器能够独立工作，处理器需要提供7个GPIO管脚。

由于处理器的GPIO管脚有限，编解码器和功率放大器分别占用一组I2C总线，占用GPIO较多，导致处理器平台可用的GPIO资源变少，设备可提供的功能相应受到限制。

发明内容

本发明通过复用设备的处理器与音频处理器件的总线，减少占用处理器GPIO管脚的数量，节省了可用的GPIO管脚资源，供设备扩展更多功能。

为达到上述目的，本申请实施例采用如下技术方案：

第一方面，本申请提供一种复用音频总线的设备，处理器，功率放大器，编解码器，第一帧时钟信号线，第二帧时钟信号线，第一位时钟信号线，第二位时钟信号线，第一数据线，第二数据线，第三数据线，具体连接方式如下。第一帧时钟信号线的一端连接在处理器的第一LRCK管脚，另一端连接在功率放大器的第二LRCK管脚；第二帧时钟信号线的一端连接在处理器的第一LRCK管脚，另一端连接在编解码器的第三LRCK管脚。其中，处理器用于通过第一帧时钟信号线向功率放大器发送帧时钟信号，处理器用于通过第二帧时钟信号线向编解码器发送帧时钟信号。第一位时钟信号线的一端连接在处理器的第一BCK管脚，另一端连接在功率放大器的第二BCK管脚；第二位时钟信号线的一端连接在处理器的第一BCK管脚，另一端连接在编解码器的第三BCK管脚。其中，处理器用于通过第一位时钟信号线向功率放大器发送位时钟信号，处理器用于通过第二位时钟信号线向编解码器发送位时钟信号。第一数据线一端连接在处理器的第一DOUT管脚，另一端连接在所述功率放大器的第一DIN管脚。其中，处理器用于通过第一数据线向功率放大器发送音频数据。第二数据线一端连接在处理器的第二DIN管脚，另一端连接在功率放大器的第二DOUT管脚；第三数据线的一端连接在处理器的第二DIN管脚，另一端连接在编解码器的第三DOUT管脚。其中，处理器用于通过第二数据线接收来自功率放大器的音频数据，处理器用于通过第三数据线接收来自编解码器的音频数据。其中，第一LRCK管脚可以为图3中的管脚311，第二LRCK可以为图3中的管脚321，第三LRCK管脚可以为图3中的管脚331，第一BCK管脚可以为图3中的管脚312，第二BCK可以为图3中的管脚322，第三BCK管脚可以为图3中的管脚332，第一DOUT管脚可以为图3中的管脚313，第二DOUT管脚可以为图3中的管脚324，第三DOUT管脚可以为图3中的管脚333，第一DIN管脚可以为图3中的管脚314，第二DIN管脚可以为图3中的管脚323。

本申请公开的复用音频总线的设备，通过将音频总线进行复用，减少处理器平台的管脚使用数量，节省GPIO管脚资源。

根据第一方面，或以上第一方面的任意一种实现方式，帧时钟信号和所述位时钟信号的频率由功率放大器和编解码器中对于频率要求高的器件决定。

根据第一方面，或以上第一方面的任意一种实现方式，当功率放大器和编解码器同时工作时，处理器用于通过第一数据线向功率放大器发送第一音频数据，处理器还用于通过第二数据线接收来自功率放大器的第二音频数据，处理器还用于通过第三数据线接收来自编解码器的第三音频数据。

根据第一方面，或以上第一方面的任意一种实现方式，当帧时钟信号为低电平时，处理器用于通过第二数据线接收第二音频数据；当帧时钟信号为高电平时，处理器用于通过第三数据线接收第三音频数据。

根据第一方面，或以上第一方面的任意一种实现方式，处理器还用于对接收的所述第二音频数据或第三音频数据进行采样率转换。进行采样率转换后的音频数据更容易被处理器处理。

根据第一方面，或以上第一方面的任意一种实现方式，当功率放大器单独工作时，处理器用于通过所述第一数据线向功率放大器发送第一音频数据，处理器还用于通过第二数据线接收来自功率放大器的第二音频数据。

根据第一方面，或以上第一方面的任意一种实现方式，当编解码器单独工作时，处理器用于通过第三数据线接收来自编解码器的第三音频数据。

第二方面，本申请提供一种复用音频总线的方法，可以应用于一个设备，该设备包括：处理器，功率放大器，编解码器，第一帧时钟信号线，第二帧时钟信号线，第一位时钟信号线，第二位时钟信号线，第一数据线，第二数据线，第三数据线。处理器通过第一帧时钟信号线向功率放大器发送帧时钟信号，处理器通过第二帧时钟信号线向编解码器发送帧时钟信号。其中，第一帧时钟信号线的一端连接在处理器的第一LRCK管脚，另一端连接在功率放大器的第二LRCK管脚；第二帧时钟信号线的一端连接在处理器的第一LRCK管脚，另一端连接在编解码器的第三LRCK管脚。处理器通过第一位时钟信号线向功率放大器发送位时钟信号，处理器通过第二位时钟信号线向编解码器发送位时钟信号。其中，第一位时钟信号线的一端连接在处理器的第一BCK管脚，另一端连接在功率放大器的第二BCK管脚。第二位时钟信号线的一端连接在处理器的第一BCK管脚，另一端连接在编解码器的第三BCK管脚。处理器通过第一数据线向功率放大器发送音频数据。其中，第一数据线一端连接在处理器的第一DOUT管脚，另一端连接在功率放大器的第一DIN管脚。处理器通过第二数据线接收来自功率放大器的音频数据，处理器通过第三数据线接收来自编解码器的音频数据。其中，第二数据线的一端连接在处理器的第二DIN管脚，另一端连接在功率放大器的第二DOUT管脚；第三数据线的一端连接在处理器的第二DIN管脚，另一端连接在编解码器的第三DOUT管脚。其中，第一LRCK管脚可以为图3中的管脚311，第二LRCK可以为图3中的管脚321，第三LRCK管脚可以为图3中的管脚331，第一BCK管脚可以为图3中的管脚312，第二BCK可以为图3中的管脚322，第三BCK管脚可以为图3中的管脚332，第一DOUT管脚可以为图3中的管脚313，第二DOUT管脚可以为图3中的管脚324，第三DOUT管脚可以为图3中的管脚333，第一DIN管脚可以为图3中的管脚314，第二DIN管脚可以为图3中的管脚323。

本申请中的复用音频总线的方法，通过将音频总线进行复用，减少处理器平台的管脚使用数量，节省GPIO管脚资源。

根据第二方面，或以上第二方面的任意一种实现方式，帧时钟信号和位时钟信号的频率由功率放大器和编解码器中对于频率要求高的器件决定。

根据第二方面，或以上第二方面的任意一种实现方式，当功率放大器和编解码器同时工作时，处理器通过第一数据线向功率放大器发送第一音频数据，处理器通过第二数据线接收来自功率放大器的第二音频数据，处理器通过第三数据线接收来自编解码器的第三音频数据。

根据第二方面，或以上第二方面的任意一种实现方式，当帧时钟信号为低电平时，处理器通过第二数据线接收第二音频数据；当帧时钟信号为高电平时，处理器通过第三数据线接收第三音频数据。

根据第二方面，或以上第二方面的任意一种实现方式，处理器对接收的第二音频数据或第三音频数据进行采样率转换。进行采样率转换后的音频数据更容易被处理器处理。

根据第二方面，或以上第二方面的任意一种实现方式，当功率放大器单独工作时，处理器通过所述第一数据线向功率放大器发送第一音频数据，处理器通过第二数据线接收来自功率放大器的第二音频数据。

根据第二方面，或以上第二方面的任意一种实现方式，当编解码器单独工作时，处理器通过第三数据线接收来自编解码器的第三音频数据。

附图说明

图1为一种处理器与功率放大器和编解码器的连接方式电路结构图；

图2为本申请实施例提供的一种复用音频总线的设备结构示意图；

图3为本申请实施例提供的设备中处理器与功率放大器和编解码器的连接电路结构图；

图4为本申请实施例提供的设备处于不同工种状态下处理器与功率放大器和编解码器的连接电路结构图。

图5为本申请实施例提供的设备处于不同工种状态下的电路时序图；

图6为本申请实施例提供的处理器处理接收音频数据的流程图。

图7为本申请实施例提供的处理器处理接收音频数据的具体例子的流程图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

应当理解，当在本申请说明书和所附权利要求书中使用时，术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

首先，介绍一种电子设备的音频电路中处理器与音频处理器件的连接方式的技术方案。

如图1所示，处理器通过第一总线与功率放大器连接，处理器通过第二总线与编解码器连接。两组音频总线的连接方式互相独立，保证功率放大器和编解码器能够独立工作。

其中，上述第一总线和第二总线是集成电路内置音频总线I2S(Inter IC Sound)。I2S为数字音频设备之间的音频数据传输而制定的一种总线标准。I2S总线上可包括的信号线种类如下：

1、串行数据线SD(Serial Data)，也叫数据线DATA，用于传输左声道的音频数据和右声道的音频数据。当工作模式为半双工模式时，该串行数据线用于发送或接收数据通道上的数据；当工作模式为全双工时，该串行数据线扩展为两条，一条数据线用于发送数据，另一条数据线用于接收数据，将数据发射端连接的管脚记为DOUT，在数据接收端连接的管脚记为DIN。

2、位时钟线BCK(Bit Clock)，也叫串行时钟线CK(Serial Clock)，串行数据线SD上传输数字音频数据的每一位都是在位时钟下进行传输，即每发送一位数字音频数据，位时钟上都有1个脉冲。位时钟线BCK的频率为：2*采样频率*量化位数，其中2代表左右两个声道数据。

3、帧时钟线LRCK(Left Right Clock)，也叫字段选择线WS(Word Select)，用于声道(字段)选择，帧时钟为低电平时，串行数据线SD上传输的是左声道的音频数据，当帧时钟为高电平时，串行数据线SD上传输的是右声道的音频数据。帧时钟线LRCK的频率等于采样频率。

此外，I2S总线还可包括主时钟线MCLK，使音频信号的发送端与接收端之间能够更好的同步。

具体的，如图1所示，连接处理器和功率放大器的第一I2S总线包括第一帧时钟信号线101、第一位时钟信号线102、第一数据线103和第二数据线104；连接处理器和编解码器的第二I2S总线包括第二帧时钟信号线105、第二位时钟信号线106和第三数据线107。

其中，与处理器连接的功率放大器是带有I/V反馈信号的器件，用于放音，如智能功率放大器(Smart Power Amplifier，简写Smart PA)。上述功率放大器的工作模式为全双工模式，因此至少需要4条信号线和数据线与处理器连接，4条信号线和数据线的类型分别为101帧时钟线、102位时钟线以及103和104串行数据线。与处理器连接的编解码器是对录音进行编码的Codec。上述编解码器的工作模式为半双工模式，因此至少需要3条信号线和数据线与处理器连接，3条信号线和数据线的类型分别为105帧时钟线、106位时钟线以及107串行数据线。

功率放大器，如智能功率放大器Smart PA的音频数据采样率通常为48kHz，处理器对其提供48kHz的时钟频率进行接收和发送；编解码器，如Codec的音频数据采样率通常为16kHz，处理器对其提供16kHz的时钟频率进行接收和发送。因此需要对两个音频器件提供两组I2S总线，相应在处理器侧占用至少7个GPIO管脚，数量较多，对于处理器而言，用于和其他器件进行交互的GPIO资源相应变少。

本申请所涉及的设备为具有音频处理功能(例如放音、录音)的电子设备，可以为手机、平板电脑、可穿戴设备(智能手表，智能眼镜，智能手环)、车载设备、增强现实(augmented reality，AR)/虚拟现实(virtual reality，VR)设备、笔记本电脑、超级移动个人计算机(ultra-mobile personal computer，UMPC)、上网本、个人数字助理(personaldigital assistant，PDA)等终端设备上，也可以应用于音箱、电视、洗衣机等智能家电设备上，本申请实施例对终端设备的具体类型不作任何限制。

以所述电子设备为手机为例。图2示出的是本申请实施例提供的手机的部分结构的框图。参考图1，手机包括：射频(Radio Frequency，RF)电路110、存储器120、其他输入设备130、显示屏140、传感器150、音频电路160、I/O子系统170、处理器180、以及电源190等部件。本领域技术人员可以理解，图1中示出的手机结构并不构成对手机的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。

下面结合图2对手机100的各个构成部件进行具体的介绍：

RF电路110可用于收发信息或通话过程中，信号的接收和发送，特别地，将基站的下行信息接收后，给处理器180处理；另外，将设计上行的数据发送给基站。通常，RF电路包括但不限于天线、至少一个放大器、收发信机、耦合器、LNA(Low Noise Amplifier，低噪声放大器)、双工器等。此外，RF电路110还可以通过无线通信与网络和其他设备通信。所述无线通信可以使用任一通信标准或协议，包括但不限于GSM(Global System of Mobilecommunication，全球移动通讯系统)、GPRS(General Packet Radio Service，通用分组无线服务)、CDMA(Code Division Multiple Access，码分多址)、WCDMA(Wideband CodeDivision Multiple Access,宽带码分多址)、LTE(Long Term Evolution,长期演进)、5G标准以及后续演进标准、电子邮件、SMS(Short Messaging Service，短消息服务)等。

存储器120可用于存储软件程序以及模块，处理器180通过运行存储在存储器120的软件程序以及模块，从而执行手机100的各种功能应用以及数据处理。存储器120可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序(比如声音播放功能、图象播放功能等)等；存储数据区可存储根据手机100的使用所创建的数据(比如音频数据、电话本等)等。此外，存储器120可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他易失性固态存储器件。

其他输入设备130可用于接收输入的数字或字符信息，以及产生与手机100的用户设置以及功能控制有关的键信号输入。具体地，其他输入设备130可包括但不限于物理键盘、功能键(比如音量控制按键、开关按键等)、轨迹球、鼠标、操作杆、光鼠(光鼠是不显示可视输出的触摸敏感表面，或者是由触摸屏形成的触摸敏感表面的延伸)等中的一种或多种。其他输入设备130与I/O子系统170的其他输入设备控制器171相连接，在其他设备输入控制器171的控制下与处理器180进行信号交互。例如，用户在搜索栏中输入关键词进行搜索。

显示屏140可用于显示由用户输入的信息或提供给用户的信息以及手机100的各种菜单，还可以接收用户输入。具体的显示屏140可包括显示面板141，以及触控面板142。其中显示面板141可以采用LCD(Liquid Crystal Display，液晶显示器)、OLED(OrganicLight-Emitting Diode,有机发光二极管)等形式来配置显示面板141。触控面板142，也称为触摸屏、触敏屏等，可收集用户在其上或附近的接触或者非接触操作(比如用户使用手指、触笔等任何适合的物体或附件在触控面板142上或在触控面板142附近的操作，也可以包括体感操作；该操作包括单点控制操作、多点控制操作等操作类型。)，并根据预先设定的程式驱动相应的连接装置。可选的，触控面板142可包括触摸检测装置和触摸控制器两个部分。其中，触摸检测装置检测用户的触摸方位、姿势，并检测触摸操作带来的信号，将信号传送给触摸控制器；触摸控制器从触摸检测装置上接收触摸信息，并将它转换成处理器能够处理的信息，再送给处理器180，并能接收处理器180发来的命令并加以执行。此外，可以采用电阻式、电容式、红外线以及表面声波等多种类型实现触控面板142，也可以采用未来发展的任何技术实现触控面板142。进一步的，触控面板142可覆盖显示面板141，用户可以根据显示面板141显示的内容(该显示内容包括但不限于，软键盘、虚拟鼠标、虚拟按键、图标等等)，在显示面板141上覆盖的触控面板142上或者附近进行操作，触控面板142检测到在其上或附近的操作后，通过I/O子系统170传送给处理器180以确定用户输入，随后处理器180根据用户输入通过I/O子系统170在显示面板141上提供相应的视觉输出。虽然在图7中，触控面板142与显示面板141是作为两个独立的部件来实现手机100的输入和输入功能，但是在某些实施例中，可以将触控面板142与显示面板141集成而实现手机100的输入和输出功能。

手机100还可包括至少一种传感器150，比如光传感器、运动传感器以及其他传感器。具体地，光传感器可包括环境光传感器及接近传感器，其中，环境光传感器可根据环境光线的明暗来调节显示面板141的亮度，接近传感器可在手机100移动到耳边时，关闭显示面板141和/或背光。手机100还可配置的陀螺仪、气压计、湿度计、温度计、红外线传感器等其他传感器，在此不再赘述。

音频电路160、扬声器161，麦克风162可提供用户与手机100之间的音频接口。音频电路160可将接收到的音频数据转换后的信号，传输到扬声器161，由扬声器161转换为声音信号输出；另一方面，麦克风162将收集的声音信号转换为信号，由音频电路160接收后转换为音频数据，再将音频数据输出至RF电路110以发送给比如另一手机，或者将音频数据输出至存储器120以便进一步处理。其中，音频电路可以包括功率放大器，编解码器等用于音频处理的器件。

I/O子系统170用来控制输入输出的外部设备，可以包括其他设备输入控制器171、传感器控制器172、显示控制器173。可选的，一个或多个其他输入控制设备控制器171从其他输入设备130接收信号和/或者向其他输入设备130发送信号，其他输入设备130可以包括物理按钮(按压按钮、摇臂按钮等)、拨号盘、滑动开关、操纵杆、点击滚轮、光鼠(光鼠是不显示可视输出的触摸敏感表面，或者是由触摸屏形成的触摸敏感表面的延伸)。值得说明的是，其他输入控制设备控制器171可以与任一个或者多个上述设备连接。所述I/O子系统170中的显示控制器173从显示屏140接收信号和/或者向显示屏140发送信号。显示屏140检测到用户输入后，显示控制器173将检测到的用户输入转换为与显示在显示屏140上的用户界面对象的交互，即实现人机交互。传感器控制器172可以从一个或者多个传感器150接收信号和/或者向一个或者多个传感器150发送信号。

处理器180是手机100的控制中心，利用各种接口和线路连接整个手机的各个部分，通过运行或执行存储在存储器120内的软件程序和/或模块，以及调用存储在存储器120内的数据，执行手机100的各种功能和处理数据，从而对手机进行整体监控。可选的，处理器110可以包括一个或多个处理单元，例如：处理器180可以包括应用处理器(applicationprocessor，AP)，调制解调处理器，图形处理器(graphics processing unit，GPU)，图像信号处理器(image signal processor，ISP)，控制器，视频编解码器，数字信号处理器(digital signal processor，DSP)，基带处理器，和/或神经网络处理器(neural-networkprocessing unit，NPU)等。其中，不同的处理单元可以是独立的器件，也可以集成在一个或多个处理器中。

手机100还包括给各个部件供电的电源190(比如电池)，优选的，电源可以通过电源管理系统与处理器180逻辑相连，从而通过电源管理系统实现管理充电、放电、以及功耗等功能。

下面结合附图3对本申请提出的电子设备中的处理器与音频电路内的音频处理器件的连接方式进行具体说明。在本实施例中，图3中的箭头表示数据在信号线上的传输方向。

如图3所示，处理器31通过第一总线与功率放大器32连接，通过第二总线与编解码器33连接。其中第一总线和第二总线在处理器31侧使用共用的GPIO管脚。

在一些实施例中，功率放大器32可以和扬声器34相连接，扬声器34用于放音；编解码器33可以和麦克风35相连接，麦克风35用于录音。

其中，处理器31可以是电子设备的处理芯片，例如海思的113x系列芯片，该芯片用于运行或执行软件程序，处理数据，实现电子设备的各种功能；功率放大器32可以是用于放音的器件，如带有I/V反馈信号的智能功率放大器Smart PA，该类放音器件与普通放音器件的区别在于加入了输出信号的反馈，用于保护器件不受超额工作的损害，同时能够提升音质；编解码器33可以是用于录音的器件，如编码器Codec，用于将录音采集的信号进行数字编码，输出处理器可处理格式的数据。

上述第一总线和第二总线为I2S总线。本实施例中对于I2S总线的介绍见上述相应描述，在此不再赘述。

具体的，如图3所示，第一总线包括第一帧时钟信号线301，第一位时钟信号线302，第一数据线303，第二数据线304；第二总线包括第二帧时钟信号线305，第二位时钟信号线306，第三数据线307。

第一帧时钟信号线301的一端和第二帧时钟信号线305的一端同时连接在处理器31的LRCK管脚311，第一帧时钟信号线的另一端连接在功率放大器32的LRCK管脚321，第二帧时钟信号线的另一端连接在所述编解码器33的LRCK管脚331，第一帧时钟信号线301和第二帧时钟信号线305上传输帧时钟信号。

第一位时钟信号线302的一端和第二位时钟信号线306的一端同时连接在处理器31的BCK管脚312，第二帧时钟信号线302的另一端连接在功率放大器32的BCK管脚322，第二位时钟信号线的另一端连接在编解码器33的BCK管脚332，第一位时钟信号线302和所述第二位时钟信号线306上传输位时钟信号。

第一数据线303一端连接在处理器31的DOUT管脚313，第一数据线303的另一端连接在所述功率放大器32的DIN管脚323，第一数据线303上传输音频数据。

第二数据线304的一端和第三数据线307的一端同时连接在处理器31的DIN管脚314，第二数据线304的另一端连接在功率放大器32的DOUT管脚324，第三数据线307的另一端连接在编解码器33的DOUT管脚333，第二数据线304和第三数据线307上传输音频数据。

本实施例中，处理器31通过第一总线和第二总线分别与两个音频器件连接，处理器31通过第一总线和第二总线可向相连的功率放大器32和编解码器33传输脉冲编码调制(Pulse Code Modulation，PCM)格式的音频数据。

具体的，处理器31通过第一帧时钟信号线301和第二帧时钟信号线305向功率放大器32和编解码器33输出帧时钟信号LRCK，处理器31通过第一位时钟信号线302和第二位时钟信号线306向功率放大器32和编解码器33输出位时钟信号BCK，处理器31通过第一数据线303向功率放大器32输出PCM格式的音频数据，处理器31通过第二数据线304和第三数据线307接收功率放大器32和编解码器33输出的PCM格式的音频数据。

其中，处理器31通过第一帧时钟信号线301和第二帧时钟信号线305向功率放大器32和编解码器33提供相同的LRCK时钟信号，处理器31通过第一位时钟信号线302和第二位时钟信号线306向功率放大器32和编解码器33提供相同的BCK时钟信号。上述两个时钟信号的频率取决于对于时钟频率要求较高的器件。例如，当功率放大器32为Smart PA时，该器件处理的音频数据采样率为48kHz；当编解码器33为Codec时，该器件处理音频数据的采样率为16kHz，功率放大器Smart PA对于时钟频率的要求较高，因此第一帧时钟信号线301、第二帧时钟信号线305、第一位时钟信号线302和第二位时钟信号线306中的时钟频率根据功率放大器Smart PA处理音频数据的数据采样率而决定。

处理器31通过第一数据线303向功率放大器32输出PCM格式的音频数据，通过第二数据号线304和第三数据线307同时接收功率放大器32和编解码器33输出的PCM格式的音频数据，其中第一信号线303、第二数据线304和第三数据线307均为DATA信号线。为区分DATA信号线上传输功率放大器32和编解码器33的音频数据，使用时分复用的方式，将功率放大器32和编解码器33的音频数据分别在左右声道段上传输。例如在LRCK为低电平时(对应声道段选择在左声道)，DATA线上传输功率放大器的音频数据；在LRCK为高电平时(对应声道段选择在右声道)，DATA线上传输编解码器的音频数据。

下面结合图4和图5，以功率放大器为Smart PA，编解码器为Codec为例，通过三个场景来详细描述DATA线上的数据传输的工作模式。其中，图5中的BCK为位时钟信号，LRCK为帧时钟信号，DOUT是处理器所输出的音频信号，DIN是处理器所接收的音频信号；上行通路指处理器与功率放大器Smart PA的连接通路，下行通路指处理器与编解码器Codec的连接通路。

场景一：单独使用Smart PA 41(下行通路)。

该场景一般为播放音乐，音频数据只涉及在下行通路上进行传输。

如图4(a)所示，当只有Smart PA 41在工作时，处理器31通过第一帧时钟信号线401向Smart PA 41传输帧时钟信号，在第一帧时钟信号线401上，传输方向为从处理器31到Smart PA 41。处理器31通过第一位时钟信号线402向Smart PA 41传输位时钟信号，在第一位时钟信号线402上，传输方向为从处理器31到Smart PA 41。处理器31分别通过第一数据线403和第二数据线404传输和接收Smart PA 41的音频数据，在第一数据线403上，传输方向为从处理器31到Smart PA 41；在第二数据线404上，传输方向为从Smart PA 41到处理器31。

具体的，如图5(a)所示，LRCK为低电平时，处理器31通过第一数据线403输出音频数据给Smart PA 41；同时，处理器通过第二数据线线404接收来自Smart PA 41的音频数据。LRCK为高电平时，没有音频数据通过第一数据线403或者第二数据线404进行传输。

场景二：单独使用Codec 42(上行通路)。

该场景一般为录音，音频数据只涉及在上行通路上进行传输。

如图4(b)所示，当只有Codec 42在工作时，处理器31通过第二帧时钟信号线405向Codec 42传输帧时钟信号，在第二帧时钟信号线405上，传输方向为从处理器31到Codec42。处理器31通过第二位时钟信号线406向Codec 42传输位时钟信号，在第二位时钟信号线406上，传输方向为从处理器31到Codec 42。处理器31通过第三数据线407接收来自Codec42的音频数据，在第三数据线407上，传输方向为从Codec 42到处理器31。

如图5(b)所示，LRCK为低电平时，没有音频数据通过第三数据线407进行传输。LRCK为高电平时，处理器31通过第三数据线407接收来自Codec 42的音频数据。

场景三：同时使用Smart PA 41和Codec 42(上下通路同时工作)。

该场景一般为通话，音频数据同时在上行通路和下行通路上进行传输。

如图4(c)所示，当Smart PA 41和Codec 42同时工作时，处理器31通过第一帧时钟信号线401和第二帧时钟信号线405同时向Smart PA 41和Codec 42分别传输帧时钟信号，在第一帧时钟信号线401和第二帧时钟信号线405上，传输方向为从处理器31到Smart PA41和Codec 42。处理器31通过第一位时钟信号线402和第二位时钟信号线406同时向SmartPA41和Codec 42传输位时钟信号，在第一位时钟信号线402和第二位时钟信号线406上，传输方向为从处理器31到Smart PA 41和Codec 42。处理器31通过第一数据线403向Smart PA41传输音频数据，在第一数据线403上，传输方向为从处理器31到Smart PA 42。处理器31通过第二数据线404和第三数据线407同时接收分别来自Smart PA41和Codec 42的音频数据，在第二数据线404和第三数据线407上，传输方向为从Smart PA 41和Codec 42到处理器。

如图5(c)所示，LRCK为低电平时，处理器31通过第一数据线403输出音频数据给Smart PA 41；同时，通过第二数据线404接收来自Smart PA 41的音频数据。LRCK为高电平时，处理器31通过第三数据线407接收来自Codec 42的音频数据。

通过LRCK信号线的高低电平，区分I2S总线中DATA数据线上传输的音频数据，实现了第一总线和第二总线的时分复用，同时保证了功率放大器(如Smart PA)与编解码器(如Codec)能够同时独立工作。

本申请实施例中，处理器对其DIN管脚接收到的DATA信号线的音频数据进行处理得到来自于功率放大器的音频数据和来自于编解码器的音频数据，便于处理器对两路音频数据进行后续的进一步处理。

如图6所示，处理器对其接收的其DIN管脚接收到的DATA信号线的音频数据进行处理步骤如下。

601数据分离操作：处理器根据LRCK信号线上的高低电平信号，获取来自功率放大器或编解码器的数据。

602正常数据处理：处理器对经过处理得到的数据进行正常的后续处理。

可选的，在步骤601和602之间，可以增加步骤603。

603采样率转换：处理器对经过数据分离操作后的数据进行采样率转换(SRC，Sample Rate Convert)，便于处理器后续对于该数据的后续处理。

需要说明的是，图6中的流程可以在处理器中的数字信号处理器DSP(DigitalSignal Processor)中完成。

下面根据图7，仍以功率放大器为Smart PA，编解码器为Codec为例，对处理器对其接收的其DIN管脚接收到的DATA信号线的音频数据进行处理的步骤进行举例说明。其中，当前时钟的频率由对采样率更高的功率放大器Smart PA决定，因此处理器通过其DIN管脚接收到的音频数据的采样率和功率放大器Smart PA处理数据的采样率相同，本实施例中假设该采样率为48kHz。

步骤701：处理器通过其管脚DIN收到DATA信号线的音频数据；

步骤702：处理器收到上述DATA信号线的音频数据时，判断LRCK信号线的电平状态；

步骤703：若此时LRCK信号线上电平状态为高电平，取出此时DATA线上传输的右声道音频数据，该音频数据来自编解码器Codec；

步骤704：若此时LRCK信号线上电平状态为低电平，取出此时DATA线上传输的左声道音频数据，该音频数据来自功率放大器Smart PA；

步骤705：对得到的来自Codec的下行数据进行采样率转换SRC；

其中，在步骤703和步骤704中得到的两路数据分别来自于功率放大器Smart PA和编解码器Codec，由于这两路数据同时在DATA信号线上传输，其采样率相同，为48kHz。对于来自Codec的音频数据，一般在采样率为16kHz的频率下进行处理，因此可对来自编解码器Codec的音频数据进行采样率转换SRC，将该数据降采样为16kHz。

步骤706处理器得到经过处理后的下行通路数据，对下行通路数据进行正常的后续处理操作；

步骤707处理器得到经过处理后的上行通路数据，对上行通路数据进行正常的后续处理操作。

其中，处理器根据LRCK信号线的高低电平取出相应电平下DATA信号线上的音频数据以及对音频数据进行采样率转换SRC均为现有技术，在此不再详细描述。

上述实施例详细描述了一种音频总线复用设备及方法，应当理解的是功率放大器和编译码器可以是独立的两个器件，也可以是位于同一集成电路板上不同位置的器件，还可以是集成在不同电路板上不同位置的两个器件，对于功率放大器和编译码器的形式本申请不做限定。

本申请实施例通过硬件上总线的复用，软件上相应进行LRCK电平判断进行数据提取和SRC采样率转换，实现多个音频器件使用复用的总线结构与处理器进行连接，节省了处理器侧GPIO管脚的使用个数，从而使处理器可以连接更多的器件，使电子设备能提供更多的功能，丰富用户的体验。

以上对本发明实施例进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (14)

1.一种音频总线复用的设备，其特征在于，包括：处理器，功率放大器，编解码器，第一帧时钟信号线，第二帧时钟信号线，第一位时钟信号线，第二位时钟信号线，第一数据线，第二数据线，第三数据线；

所述第一帧时钟信号线的一端连接在所述处理器的第一LRCK管脚，所述第一帧时钟信号线的另一端连接在所述功率放大器的第二LRCK管脚，所述第二帧时钟信号线的一端连接在所述处理器的所述第一LRCK管脚，所述第二帧时钟信号线的另一端连接在所述编解码器的第三LRCK管脚，其中所述处理器用于通过所述第一帧时钟信号线向所述功率放大器发送帧时钟信号，所述处理器用于通过所述第二帧时钟信号线向所述编解码器发送帧时钟信号；

所述第一位时钟信号线的一端连接在所述处理器的第一BCK管脚，所述第一位时钟信号线的另一端连接在所述功率放大器的第二BCK管脚，所述第二位时钟信号线的一端连接在所述处理器的所述第一BCK管脚，所述第二位时钟信号线的另一端连接在所述编解码器的第三BCK管脚，其中所述处理器用于通过所述第一位时钟信号线向所述功率放大器发送位时钟信号，所述处理器用于通过所述第二位时钟信号线向所述编解码器发送位时钟信号；

所述第一数据线的一端连接在所述处理器的第一DOUT管脚，所述第一数据线的另一端连接在所述功率放大器的第一DIN管脚，其中所述处理器用于通过所述第一数据线向所述功率放大器发送音频数据；

所述第二数据线的一端连接在所述处理器的第二DIN管脚，所述第二数据线的另一端连接在所述功率放大器的第二DOUT管脚，所述第三数据线的一端连接在所述处理器的第二DIN管脚，所述第三数据线的另一端连接在所述编解码器的第三DOUT管脚，其中所述处理器用于通过所述第二数据线接收来自所述功率放大器的音频数据，所述处理器用于通过所述第三数据线接收来自所述编解码器的音频数据。

2.根据权利要求1所述的设备，其特征在于，所述帧时钟信号和所述位时钟信号的频率由所述功率放大器和所述编解码器中对于频率要求高的器件决定。

3.根据权利要求1或2所述的设备，其特征在于，当所述功率放大器和所述编解码器同时工作时：

所述处理器用于通过所述第一数据线向所述功率放大器发送第一音频数据；

所述处理器用于通过所述第二数据线接收来自所述功率放大器的第二音频数据，所述处理器用于通过所述第三数据线接收来自所述编解码器的第三音频数据。

4.根据权利要求3所述的设备，其特征在于，当所述帧时钟信号为低电平时，所述处理器用于通过所述第二数据线接收所述第二音频数据；当所述帧时钟信号为高电平时，所述处理器用于通过所述第三数据线接收所述第三音频数据。

5.根据权利要求4所述的设备，其特征在于，所述处理器还用于对接收的所述第二音频数据或所述第三音频数据进行采样率转换。

6.根据权利要求1或2所述的设备，其特征在于，当所述功率放大器单独工作时：

所述处理器用于通过所述第一数据线向所述功率放大器发送第一音频数据；

所述处理器用于通过所述第二数据线接收来自所述功率放大器的第二音频数据。

7.根据权利要求1或2所述的设备，其特征在于，当所述编解码器单独工作时：

所述处理器用于通过所述第三数据线接收来自所述编解码器的第三音频数据。

8.一种音频总线复用的方法，应用于一个设备，其特征在于，所述设备包括：处理器，功率放大器，编解码器，第一帧时钟信号线，第二帧时钟信号线，第一位时钟信号线，第二位时钟信号线，第一数据线，第二数据线，第三数据线；

所述处理器通过所述第一帧时钟信号线向所述功率放大器发送帧时钟信号，所述处理器通过所述第二帧时钟信号线向所述编解码器发送帧时钟信号，其中所述第一帧时钟信号线的一端连接在所述处理器的第一LRCK管脚，所述第一帧时钟信号线的另一端连接在所述功率放大器的第二LRCK管脚，所述第二帧时钟信号线的一端连接在所述处理器的所述第一LRCK管脚，所述第二帧时钟信号线的另一端连接在所述编解码器的第三LRCK管脚；

所述处理器通过所述第一位时钟信号线向所述功率放大器发送位时钟信号，所述处理器通过所述第二位时钟信号线向所述编解码器发送位时钟信号，其中所述第一位时钟信号线的一端连接在所述处理器的第一BCK管脚，所述第一位时钟信号线的另一端连接在所述功率放大器的第二BCK管脚，所述第二位时钟信号线的一端连接在所述处理器的所述第一BCK管脚，所述第二位时钟信号线的另一端连接在所述编解码器的第三BCK管脚；

所述处理器通过所述第一数据线向所述功率放大器发送音频数据，其中所述第一数据线一端连接在所述处理器的第一DOUT管脚，所述第一数据线的另一端连接在所述功率放大器的第一DIN管脚；

所述处理器通过所述第二数据线接收来自所述功率放大器的音频数据，所述处理器通过所述第三数据线接收来自所述编解码器的音频数据，其中所述第二数据线的一端连接在所述处理器的第二DIN管脚，所述第二数据线的另一端连接在所述功率放大器的第二DOUT管脚，所述第三数据线的一端连接在所述处理器的第二DIN管脚，所述第三数据线的另一端连接在所述编解码器的第三DOUT管脚。

9.根据权利要求8所述的方法，其特征在于，所述帧时钟信号和所述位时钟信号的频率由所述功率放大器和所述编解码器中对于频率要求高的器件决定。

10.根据权利要求8或9所述的方法，其特征在于，当所述功率放大器和所述编解码器同时工作时：

所述处理器通过所述第一数据线向所述功率放大器发送第一音频数据；

所述处理器通过所述第二数据线接收来自所述功率放大器的第二音频数据，所述处理器通过所述第三数据线接收来自所述编解码器的第三音频数据。

11.根据权利要求10所述的方法，其特征在于，当所述帧时钟信号为低电平时，所述处理器通过所述第二数据线接收所述第二音频数据；当所述帧时钟信号为高电平时，所述处理器通过所述第三数据线接收所述第三音频数据。

12.根据权利要求11所述的方法，其特征在于，所述处理器对接收的所述第二音频数据或所述第三音频数据进行采样率转换。

13.根据权利要求8或9所述的方法，其特征在于，当所述功率放大器单独工作时：

所述处理器通过所述第一数据线向所述功率放大器发送第一音频数据；

所述处理器通过所述第二数据线接收来自所述功率放大器的第二音频数据。

14.根据权利要求8或9所述的方法，其特征在于，当所述编解码器单独工作时：

所述处理器通过所述第三数据线接收来自所述编解码器的第三音频数据。