CN208862565U - 一种电源防反接电路 - Google Patents

Abstract

本实用新型涉及工业相机技术领域，尤其涉及一种电源防反接电路，包括第一PMOS管、第二PMOS管、第一NPN三极管和第二NPN三极管；所述第一PMOS管的源极为电源输入端，所述第一PMOS管的漏极与第二PMOS管的漏极连接，所述第一PMOS管的栅极与第一NPN三极管的集电极连接；所述第二PMOS管的源极为负载输出端，所述第二PMOS管的栅极与第二NPN三极管的集电极连接。本实用新型与传统防反接电路相比，结构简单、稳定，利用MOS管的低阻抗，降低了自身的功耗，提高了供电效率。

Description

一种电源防反接电路

技术领域

本实用新型涉及工业相机技术领域，尤其涉及一种电源防反接电路。

背景技术

在工业相机应用中，通常需要使用外部电源对相机进行供电，为防止电源反接而永久损坏相机，需要在电源输入接口处加防反接电路。目前常用的防反接电路有两种方式：其一是在电源正极串接二极管，利用二极管的单向导电性实现防反接的目的；其二是在电源输入端接入桥式整流电路，这样无论正接，反接都能确保系统正常工作。但是，这两种方式当相机需求电流较大时，二极管上消耗功耗过大，且产生的热量增大，这样会降低系统的稳定性。

实用新型内容

为了克服上述现有技术的缺陷，本实用新型所要解决的技术问题是提供一种能够保证系统稳定性的电源防反接电路。

为了解决上述技术问题，本实用新型采用的技术方案为：一种电源防反接电路，包括第一PMOS管、第二PMOS管、第一NPN三极管和第二NPN三极管；

所述第一PMOS管的源极为电源输入端，所述第一PMOS管的漏极与第二PMOS管的漏极连接，所述第一PMOS管的栅极与第一NPN三极管的集电极连接；

所述第二PMOS管的源极为负载输出端，所述第二PMOS管的栅极与第二NPN三极管的集电极连接。

在可选实施例中，所述第一NPN三极管的发射极接地，所述第二NPN三极管的发射极接地。

在可选实施例中，所述电源防反接电路还包括电源模块，所述电源模块与所述第一PMOS管的源极连接。

在可选实施例中，所述第一NPN三极管的基极和第二NPN三极管的基极分别与电源模块连接。

在可选实施例中，所述电源防反接电路还包括第一偏置限流电阻、第二偏置限流电阻、第三偏置限流电阻、第四偏置限流电阻、第五偏置限流电阻、第六偏置流电阻和第七偏置限流电阻；

所述第一偏置限流电阻设置在第一NPN三极管的基极和第二NPN三极管的基极并联后的电路与电源模块之间；

所述第二偏置限流电阻设置在第一PMOS管的栅极与第一NPN三极管的集电极并联后的电路与电源模块之间；

所述第三偏置限流电阻设置在第一NPN三极管的基极与电源模块之间；

所述第四偏置限流电阻设置在第一NPN三极管的发射极的接地电路上；

所述第五偏置限流电阻设置在第二NPN三极管的发射极的接地电路上；

所述第六偏置限流电阻设置在第二NPN三极管的基极与电源模块之间；

所述第七偏置限流电阻设置在第二PMOS管的栅极与第二NPN三极管的集电极并联后的电路与电源模块之间。

本实用新型的有益效果在于：提供一种电源防反接电路，包括第一PMOS管、第二PMOS管、第一NPN三极管和第二NPN三极管，当外部电源正接时，第一NPN三极管和第二NPN三极管均导通，第一PMOS管和第二PMOS管满足开启条件，电路正常工作，第一PMOS管和第二PMOS管完全开启后的RDS仅几十毫欧，功耗极低；当外部电源反接时，第一NPN三极管和第二NPN三极管均截止，第一PMOS管和第二PMOS管的VGS均为零，不满足开启条件，电源不能到达负载端，如负载端有元件的GND与供电引脚发生漏电，电流亦无法通过第二PMOS管形成回路，从而，实现了防反接的目的。本实用新型与传统防反接电路相比，结构简单、稳定，利用MOS管的低阻抗，降低了自身的功耗，提高了供电效率。

附图说明

图1所示为本实用新型实施例的电源防反接电路的结构示意图；

图2所示为本实用新型实施例的电源防反接电路的电路图；

标号说明：

1-电源；

2-防反接电路；

3-负载。

具体实施方式

为详细说明本实用新型的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。

本实用新型最关键的构思在于：利用MOS管的低阻抗，降低了自身的功耗，提高了供电效率。

请参照图1至图2所示，本实用新型的一种电源防反接电路，包括第一PMOS管、第二PMOS管、第一NPN三极管和第二NPN三极管；

所述第一PMOS管的源极为电源输入端，所述第一PMOS管的漏极与第二PMOS管的漏极连接，所述第一PMOS管的栅极与第一NPN三极管的集电极连接；

所述第二PMOS管的源极为负载输出端，所述第二PMOS管的栅极与第二NPN三极管的集电极连接。

从上述描述可知，本实用新型的有益效果在于：当外部电源正接时，第一NPN三极管和第二NPN三极管均导通，第一PMOS管和第二PMOS管满足开启条件，电路正常工作，第一PMOS管和第二PMOS管完全开启后的RDS仅几十毫欧，功耗极低；当外部电源反接时，第一NPN三极管和第二NPN三极管均截止，第一PMOS管和第二PMOS管的VGS均为零，不满足开启条件，电源不能到达负载端，如负载端有元件的GND与供电引脚发生漏电，电流亦无法通过第二PMOS管形成回路，从而，实现了防反接的目的。

进一步的，所述第一NPN三极管的发射极接地，所述第二NPN三极管的发射极接地。

进一步的，所述电源防反接电路还包括电源模块，所述电源模块与所述第一PMOS管的源极连接。

进一步的，所述第一NPN三极管的基极和第二NPN三极管的基极分别与电源模块连接。

进一步的，所述电源防反接电路还包括第一偏置限流电阻、第二偏置限流电阻、第三偏置限流电阻、第四偏置限流电阻、第五偏置限流电阻、第六偏置流电阻和第七偏置限流电阻；

所述第一偏置限流电阻设置在第一NPN三极管的基极和第二NPN三极管的基极并联后的电路与电源模块之间；

所述第二偏置限流电阻设置在第一PMOS管的栅极与第一NPN三极管的集电极并联后的电路与电源模块之间；

所述第三偏置限流电阻设置在第一NPN三极管的基极与电源模块之间；

所述第四偏置限流电阻设置在第一NPN三极管的发射极的接地电路上；

所述第五偏置限流电阻设置在第二NPN三极管的发射极的接地电路上；

所述第六偏置限流电阻设置在第二NPN三极管的基极与电源模块之间；

所述第七偏置限流电阻设置在第二PMOS管的栅极与第二NPN三极管的集电极并联后的电路与电源模块之间。

请参照图1至图2所示，本实用新型的实施例一为：一种电源防反接电路，所述防反接电路2包括第一PMOS管、第二PMOS管、第一NPN三极管和第二NPN三极管；

所述第一PMOS管的源极为用于接入电源1的电源输入端，所述第一PMOS管的漏极与第二PMOS管的漏极连接，所述第一PMOS管的栅极与第一NPN三极管的集电极连接；

所述第二PMOS管的源极为用以连接负载3的负载输出端，所述第二PMOS管的栅极与第二NPN三极管的集电极连接。

请参照图1至图2所示，本实用新型的实施例二为：一种电源防反接电路，所述防反接电路2包括第一PMOS管、第二PMOS管、第一NPN三极管和第二NPN三极管；

所述第一PMOS管的源极为用于接入电源1的电源输入端，所述第一PMOS管的漏极与第二PMOS管的漏极连接，所述第一PMOS管的栅极与第一NPN三极管的集电极连接；

所述第二PMOS管的源极为用以连接负载3的负载输出端，所述第二PMOS管的栅极与第二NPN三极管的集电极连接。

所述第一NPN三极管的发射极接地，所述第二NPN三极管的发射极接地。所述防反接电路2还包括电源模块，所述电源模块与所述第一PMOS管的源极连接。所述第一NPN三极管的基极和第二NPN三极管的基极分别与电源模块连接。所述防反接电路2还包括第一偏置限流电阻、第二偏置限流电阻、第三偏置限流电阻、第四偏置限流电阻、第五偏置限流电阻、第六偏置流电阻和第七偏置限流电阻；所述第一偏置限流电阻设置在第一NPN三极管的基极和第二NPN三极管的基极并联后的电路与电源模块之间；所述第二偏置限流电阻设置在第一PMOS管的栅极与第一NPN三极管的集电极并联后的电路与电源模块之间；所述第三偏置限流电阻设置在第一NPN三极管的基极与电源模块之间；所述第四偏置限流电阻设置在第一NPN三极管的发射极的接地电路上；所述第五偏置限流电阻设置在第二NPN三极管的发射极的接地电路上；所述第六偏置限流电阻设置在第二NPN三极管的基极与电源模块之间；所述第七偏置限流电阻设置在第二PMOS管的栅极与第二NPN三极管的集电极并联后的电路与电源模块之间。

综上所述，本实用新型提供一种电源防反接电路，包括第一PMOS管、第二PMOS管、第一NPN三极管和第二NPN三极管，当外部电源正接时，第一NPN三极管和第二NPN三极管均导通，第一PMOS管和第二PMOS管满足开启条件，电路正常工作，第一PMOS管和第二PMOS管完全开启后的RDS仅几十毫欧，功耗极低；当外部电源反接时，第一NPN三极管和第二NPN三极管均截止，第一PMOS管和第二PMOS管的VGS均为零，不满足开启条件，电源不能到达负载端，如负载端有元件的GND与供电引脚发生漏电，电流亦无法通过第二PMOS管形成回路，从而，实现了防反接的目的。本实用新型与传统防反接电路相比，结构简单、稳定，利用MOS管的低阻抗，降低了自身的功耗，提高了供电效率。

以上所述仅为本实用新型的实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本实用新型的专利保护范围内。

Claims (5)

1.一种电源防反接电路，其特征在于，包括第一PMOS管、第二PMOS管、第一NPN三极管和第二NPN三极管；

所述第一PMOS管的源极为电源输入端，所述第一PMOS管的漏极与第二PMOS管的漏极连接，所述第一PMOS管的栅极与第一NPN三极管的集电极连接；

所述第二PMOS管的源极为负载输出端，所述第二PMOS管的栅极与第二NPN三极管的集电极连接。

2.根据权利要求1所述的电源防反接电路，其特征在于，所述第一NPN三极管的发射极接地，所述第二NPN三极管的发射极接地。

3.根据权利要求2所述的电源防反接电路，其特征在于，所述电源防反接电路还包括电源模块，所述电源模块与所述第一PMOS管的源极连接。

4.根据权利要求3所述的电源防反接电路，其特征在于，所述第一NPN三极管的基极和第二NPN三极管的基极分别与电源模块连接。

5.根据权利要求4所述的电源防反接电路，其特征在于，所述电源防反接电路还包括第一偏置限流电阻、第二偏置限流电阻、第三偏置限流电阻、第四偏置限流电阻、第五偏置限流电阻、第六偏置流电阻和第七偏置限流电阻；

所述第一偏置限流电阻设置在第一NPN三极管的基极和第二NPN三极管的基极并联后的电路与电源模块之间；

所述第二偏置限流电阻设置在第一PMOS管的栅极与第一NPN三极管的集电极并联后的电路与电源模块之间；

所述第三偏置限流电阻设置在第一NPN三极管的基极与电源模块之间；

所述第四偏置限流电阻设置在第一NPN三极管的发射极的接地电路上；

所述第五偏置限流电阻设置在第二NPN三极管的发射极的接地电路上；

所述第六偏置限流电阻设置在第二NPN三极管的基极与电源模块之间；

所述第七偏置限流电阻设置在第二PMOS管的栅极与第二NPN三极管的集电极并联后的电路与电源模块之间。