CN208225874U - 一种sot封装结构 - Google Patents

Abstract

本实用新型实施例涉及电子器件技术领域，公开了一种SOT封装结构，包括：底板、设置在所述底板上的芯片，以及与所述芯片电连接的第一电极，所述第一电极烧结在所述芯片背离所述底板的一侧以与所述芯片的阴极电连接。本实用新型提供的SOT封装结构，使所述芯片的电流分布更加均匀，减小了局部发热导致芯片失效的风险，减小了芯片在电路中工作时的震荡。

Description

一种SOT封装结构

技术领域

本实用新型实施例涉及电子器件技术领域，特别涉及一种SOT封装结构。

背景技术

封装，就是指把硅片上的电路管脚，用导线接引到外部接头处，以便与其它器件连接。封装结构是指安装半导体芯片用的外壳。它不仅起着安装、固定、密封、保护芯片及增强电热性能等方面的作用，而且还通过芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件相连接，从而实现内部芯片与外部电路的连接。SOT-227封装介于单管和模块之间，成为了一种应用极为广泛的封装结构。传统的SOT-227封装结构的可控硅模块产品，芯片阴极和外部电极连接方式使用粗铝丝(内引线)，通过铝丝键合机将粗铝丝施加超声能量、压力将芯片的表面电极(主要指阴极)和外引线电极连接在一起，达到电气连通的目的。

发明人发现现有技术中至少存在如下问题：由于模块的电流较大，按照粗铝丝的线径来计算电流能力，至少要键合10根铝丝，然而由于键合丝(铝丝)的采用数量较多，增加了由于铝丝带来的杂散电感，导致芯片在电路中工作时产生震荡。键合位置和键合丝的分布会影响电流集中到铝丝的位置，导致电流分布不均，导致芯片局部过热，存在失效风险。

发明内容

本实用新型实施方式的目的在于提供一种SOT封装结构，使得使所述芯片的电流分布更加均匀，降低了失效风险，减小了芯片在电路中工作时产生震荡。

为解决上述技术问题，本实用新型的实施方式提供了一种SOT封装结构，包括：底板、设置在所述底板上的芯片，以及与所述芯片电连接的第一电极，所述第一电极烧结在所述芯片背离所述底板的一侧以与所述芯片的阴极电连接。

本实用新型实施方式相对于现有技术而言，通过将所述第一电极烧结在所述芯片背离所述底板的一侧以与所述芯片的阴极电连接，避免了通过铝丝键合的方式来连接外部电极与芯片的阴极时，键合位置和键合丝的分布导致电流不均匀的问题，使所述芯片的电流分布更加均匀，降低了局部过热引起失效风险，减小了铝丝带来的杂散电感，从而减小了芯片工作时的震荡。

另外，所述第一电极与所述芯片之间设置有挡片。如此设置，减小了第一电极与芯片的热膨胀系数不同而导致的应力差，提高了器件的可靠性。

另外，所述挡片的材质为钼。由于钼片具有良好的导热、导电性能，使器件在应用时温升降低，延长使用寿命，同时，减小了挡片带来的功率损耗。

另外，还包括：设置在所述底板上的绝缘衬底、以及与所述芯片的阳极电性连接的第二电极，所述芯片与所述第二电极间隔设置且均焊接在所述绝缘衬底上。如此设置，避免了现有技术中将第二电极夹设在芯片与绝缘衬底之间的做法，芯片和绝缘衬底之间不再有第二电极，从而可以降低了芯片将热量传导至绝缘衬底的热传输路径上的热阻，使器件在应用时温升降低，延长使用寿命；同时，降低器件安装带来的应力和热应力，提高了器件的可靠性。

另外，所述绝缘衬底为覆铜陶瓷基板。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。

图1是本实用新型第一实施方式提供的SOT封装结构的立体结构示意图；

图2是本实用新型第一实施方式提供的SOT封装结构的剖面结构示意图；

图3是本实用新型第二实施方式提供的SOT封装结构的立体结构示意图；

图4是本实用新型第二实施方式提供的SOT封装结构的剖面结构示意图。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本实用新型各实施方式中，为了使读者更好地理解本实用新型而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本实用新型所要求保护的技术方案。

本实用新型的第一实施方式涉及一种SOT封装结构100，如图1至2所示，包括：底板1、芯片2以及第一电极3，芯片2设置在底板1上，第一电极3与芯片2电连接，第一电极3烧结在芯片2背离底板1的一侧以与芯片2的阴极电连接。

现有技术中，通过铝丝键合的方式来连接外部电极与芯片的阴极时，键合位置和键合丝的分布会影响电流集中到铝丝的位置，电流分布不均。本实用新型实施方式相对于现有技术而言，通过将第一电极3烧结在芯片2背离底板1的一侧以与芯片2的阴极电连接，也就是通过铜桥烧结工艺替代铝丝键合的方式来实现外部电极与芯片2的阴极的电连接，从而提升了器件动态参数水平，使得芯片2的电流分布更加均匀，减小了电流分布不均匀带来的局部过热引起芯片失效的风险，减小了铝丝带来的杂散电感，减小了芯片2工作时的震荡。值得一提的是，第一电极3为封装结构的外露电极，芯片2的阴极与第一电极3通过烧结实现电连接，同时第一电极3通过与其他电路、部件焊接，从而实现内部芯片2与外部电路的连接。

SOT封装是指5脚或以下(3脚、4脚)器件的贴片封装形式。本实施方式中，SOT封装结构100具体为SOT-227封装，SOT227封装适合小型晶体管封装，体积介于单管和模块之间，常用来封装MOS和二极管。具体为M4螺丝法蓝底板安装4个引出端口，具有不易脱落的优点。

本实施方式中，SOT封装结构100还包括：设置在底板1上的绝缘衬底4、以及与芯片2的阳极电性连接的第二电极5，芯片2与第二电极5间隔设置且均焊接在绝缘衬底4上。现有技术中，第二电极有一部分在芯片下方，通过烧结的方式，将第二电极通过焊料和芯片连接，因此，安装时会使芯片受到较大的安装应力，导致器件的抗工装能力不强；同时，由于第二电极的和芯片的膨胀系数不匹配，在器件做冷热冲击试验时，有可靠性失效风险；并且，芯片下方多一层材料(部分第二电极)，热阻增加，器件在应用时温升较高，影响使用寿命。而本实施方式中，通过将芯片2与第二电极5间隔设置且均焊接在绝缘衬底4上，绝缘衬底4为覆铜陶瓷基板，芯片2和第二电极5均与覆铜焊接并通过焊料实现电连接，从而减少了一层材料，降低了器件的热阻(热阻指的是当有热量在物体上传输时，在物体两端温度差与热源的功率之间的比值)，使器件在应用时温升降低，延长使用寿命；同时，降低了器件的热应力(所谓热应力，即构件因温度化不能自由伸缩而产生的应力，或部件本身温度不均匀使伸缩受制约而产生的应力)，提高了器件的可靠性；并且，降低了器件安装带来的应力，提高了器件的抗工装能力。

值得一提的是，由于覆铜陶瓷基板具有陶瓷的高导热、高电绝缘、高机械强度、低膨胀等特性，又兼具无氧铜的高导电性和优异焊接性能，且能像PCB线路板一样刻蚀出各种图形。因此，使用覆铜陶瓷基板作为绝缘衬底4，能够既达到与底板1之间的高电绝缘，又能减小器件的热阻，使器件在应用时温升降低，延长使用寿命，同时，又能通过分别与芯片2和第二电极5焊接，实现芯片2和第二电极5的电连接。

现有技术中，芯片面积由于电极尺寸限制和应力方面考虑，载片区尺寸小，可烧结最大芯片面积15.8mm×12.5mm；芯片尺寸20.5mm×17.65mm无法封装。而本实用新型实施方式通过将第一电极3烧结在芯片2背离底板1的一侧以与芯片2的阴极电连接，将芯片2与第二电极5间隔设置且均焊接在绝缘衬底4上，以实现芯片2的阳极与第二电极5的电连接，从而解决了载片区尺寸小的问题，实现了面积20.5mm×17.65mm的芯片封装，可封装芯片面积增加了83.2％，同时，提升了该封装形式的最大功率。

本实用新型的第二实施方式涉及一种SOT封装结构200，如图3至4所示。第二实施方式与第一实施方式大致相同，主要区别之处在于：在本实用新型第二实施方式中，第一电极3与芯片2之间设置有挡片6。如此设置，消除了第一电极3对芯片2的机械应力，提高了器件的可靠性水平。

优选的，挡片6的材质为钼。由于钼片具有良好的导热，使器件在应用时温升降低，延长使用寿命；同时，由于钼片具有良好的导电性能，减小了挡片6带来的功率损耗。

本领域的普通技术人员可以理解，上述各实施方式是实现本实用新型的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本实用新型的精神和范围。

Claims (5)

1.一种SOT封装结构，包括：底板、设置在所述底板上的芯片，以及与所述芯片电连接的第一电极，其特征在于，所述第一电极烧结在所述芯片背离所述底板的一侧以与所述芯片的阴极电连接。

2.根据权利要求1所述的SOT封装结构，其特征在于，所述第一电极与所述芯片之间设置有挡片。

3.根据权利要求2所述的SOT封装结构，其特征在于，所述挡片的材质为钼。

4.根据权利要求1所述的SOT封装结构，其特征在于，还包括：设置在所述底板上的绝缘衬底、以及与所述芯片的阳极电性连接的第二电极，所述芯片与所述第二电极间隔设置且均焊接在所述绝缘衬底上。

5.根据权利要求4所述的SOT封装结构，其特征在于，所述绝缘衬底为覆铜陶瓷基板。