CN208015690U - 直流失调消除电路 - Google Patents

Abstract

本实用新型公开了一种直流失调消除电路，包括高速放大器、电压比较器、微处理器以及数模转换器；所述高速放大器包括具有直流失调消除功能的输入级、放大级以及输出缓冲级；所述电压比较器与输出缓冲级相连；所述微处理器与电压比较器相连；所述数模转化器与微处理器相连，所述数模转换器与输出级。所述直流失调消除电路是通过数字模拟混合控制方法来提供补偿信号给输入级以对高速放大器进行直流失调消除，能通过微处理器锁定补偿信以保证稳定消除工艺问题造成的直流失调消除，能避免现有技术中由补偿信号没有根据输入信号的变化而及时进行相应的变化以使得高速放大器不能正常工作的问题。

Description

直流失调消除电路

技术领域

本实用新型涉及电子电路领域，特别是指一种直流失调消除电路。

背景技术

现今光通信已经成为通信行业发展的主流，高速信号放大器作为光接收机内的重要组成部分，主要功能是将前级跨阻放大器提供的电压信号进行放大以供后级电路使用，现有的高速信号放大器一般为限幅放大器与差分放大器的组合。在高速信号放大器中，需要直流失调消除电路以消除由于工艺失真或者输入端直流电平失调引起的输出端直流电平的失调，否则输出端直流电平的失调严重时会影响到放大器的正常工作，最终引起电路失衡。

图1是现有的直流失调消除电路的结构示意图示意图，其包括高速放大器、低通滤波器和差分放大器。

所述高速放大器包括具有直流失调消除功能的输入级、放大级以及输出缓冲级；所述输入级具有第一信号输入端Inp、第二信号输入端Inn、第一信号输出端Outp、第二信号输出端Outn以及第一直流补偿端DCinp和第二直流补偿端DCinn；所述第一信号输入端Inp和第二信号输入端Inn分别用于输入输入信号inp和inn；所述直流补偿端DCinp和DCinn分别用于输入补偿信号dcinp和dcinn，所述第一信号输出端Outp和第二信号输出端Outn分别用于输出第一输出信号outp1和outn1；所述第一输出信号outp1和outn1由输入级将输入信号inp和inn和补偿信号dcinp和dcinn进行处理后产生；所述放大级的同相输入端和反相输入端分别与第一信号输出端Outp和第二信号输出端Outn相连，所述放大级用于对第一输出信号outp1和outn1对进行放大以产生第二输出信号outp2和outn2；所述输出缓冲级的同相输入端和反相输入端与放大级的同相输出端和反相输出端相连，所述输出缓冲级用于缓冲第二输出信号outp2和outn2以产生输出信号outp和outn。

所述差分放大器的同相输入端通过低通滤波器与输出缓冲级的同相输出端相连；所述差分放大器的反相输入端通过低通滤波器与输出缓冲级的同相输入端相连；两个所述低通滤波器用于对输出缓冲级的输出信号outp和outn分别进行滤波以提取输出信号outp和outn中的一对共模输出信号G1和G2；所述差分放大器用于对该共模输出信号G1和G2进行差分放大以相应产生补偿信号dcinp和dcinn供输入级消除直流失调。

现有的直流失调消除电路实际上采用的是一个闭环控制方法以产生补偿信号dcinp和dcinn以供输入级来消除直流失调；但是现有的直流失调消除电路只能应用于处于输入信号inp和inn幅度稳定且连续的应用环境中（如光通讯系统中，连续模式接收放大电路）的高速放大器，而不能应用于处于输入信号inp和inn幅度变化大且变化不连续的用于应用环境（如光通讯系统中，突发模式接收放大电路）的高速信号放大器中，这是因为现有的直流失调消除电路产生的补偿信号dcinp和dcinn不仅能根据由于工艺问题造成的直流失调来阐述，还能根据由于输入信号inp和inn本身的失调来产生；而在输入信号inp和inn幅度稳定且连续的应用环境中，补偿信号dcinp和dcinn能根据输入信号inp和inn的直流失调及时产生相应的变化以消除输入信号inp和inn的直流失调；但是在应用环境中输入信号inp和inn幅度变化大且变化不连续时，现有的直流失调消除电路如果补偿信号dcinp和dcinn的变化跟不上输入信号inp和inn的变化，那么补偿信号dcinp和dcinn不能起到消除作用，反而有可能产生一个逆作用，使得放大器的信号的失真，甚至引起放大器的震荡。

实用新型内容

本实用新型的目的在于提供一种直流失调消除电路，以克服现有技术的不足。

为了达成上述目的，本实用新型的解决方案是：

一种直流失调消除电路，其包括高速放大器、电压比较器、微处理器以及数模转换器；所述高速放大器包括具有直流失调消除功能的输入级、放大级以及输出缓冲级；所述输入级具有第一信号输入端Inp、第二信号输入端Inn、第一信号输出端Outp、第二信号输出端Outn以及第一直流补偿端DCinp和第二直流补偿端DCinn；所述第一信号输入端Inp和第二信号输入端Inn分别用于输入输入信号inp和inn；所述直流补偿端DCinp和DCinn分别用于输入补偿信号dcinp和dcinn，所述第一信号输出端Outp和第二信号输出端Outn分别用于输出第一输出信号outp1和outn1；所述第一输出信号outp1和outn1由输入级将输入信号inp和inn和补偿信号dcinp和dcinn进行处理后产生；所述放大级的同相输入端和反相输入端分别与第一信号输出端Outp和第二信号输出端Outn相连，所述放大级用于对第一输出信号outp1和outn1对进行放大以产生第二输出信号outp2和outn2；所述输出缓冲级的同相输入端和反相输入端与放大级的同相输出端和反相输出端相连，所述输出缓冲级用于缓冲第二输出信号outp2和outn2以产生输出信号outp和outn；所述电压比较器的同相输入端通过低通滤波器与输出缓冲级的同相输出端相连；所述电压比较器的反相输入端通过低通滤波器与输出缓冲级的反相输出端相连；两个所述低通滤波器用于对输出缓冲级的输出信号outp和outn分别进行滤波以提取输出信号outp和outn中的一对共模输出信号G1和G2；所述电压比较器用于对该共模输出信号G1和G2进行比较并将比较结果转化为数字逻辑信号DLS；所述微处理器与电压比较器的输出端相连；所述微处理器用于接收所述数字逻辑信号DLS并根据所述数字逻辑信号DLS产生数字控制信号DCS；所述数模转化器的数字信号输入端Din与微处理器相连，所述数模转换器的第一模拟信号输出端Aoutp和第二模拟信号输出端Aoutn分别与输出级的第一直流补偿端DCinp和第二直流补偿端DCinn相连，所述数模转换器用于接收数字控制信号DCS并根据数字控制信号DCS产生一对补偿信号dcinp和dcinn并分别输出到输入级的第一直流补偿端DCinp和第二直流补偿端DCinn。

所述数模转换器的数字信号输入端Din共有n个，n为大于等于2的正整数；n个数字信号输入端Din依次为第一数字信号输入端Din（1）到第n数字信号输入端Din（n）；所述数模转换器的数字信号输入端Din通过数字总线与微处理器相连；所述数模转换器包括第一转换电阻R01、第二转换电阻R02以及n个转换电路，n个转换电路依次为第一转换电路到第n转换电路；第一转换电阻R01的一端和第二转换电阻R02的一端接地；第一转换电路包括第一反相器F1、第一电流源i1、第一正相可控开关S1和第一反相可控开关K1，第一电流源i1的输入端连接工作电源VDD，第一电流源i1的输出端连接第一正相可控开关S1的输入端和第一反相可控开关K1的输入端；第一电流源i1的输出电流为i（0）；第一反相器F1的输入端连接第一数字信号输入端Din（1），第一反相器F1的输出端连接第一反相可控开关K1的控制端；第一反相可控开关K1的输出端连接第一转换电阻R01的另一端和所述数模转换器的第二模拟信号输出端Aoutn；第一正相可控开关S1的控制端连接第一数字信号输入端Din（1），第一正相可控开关S1的输出端连接第二转换电阻R02的另一端以及第一模拟信号输出端Aoutp；第n转换电路包括第n反相器Fn、第n电流源in、第n正相可控开关Sn和第n反相可控开关Kn，第n电流源in的输入端连接工作电源VDD，第n电流源in的输出端连接第n正相可控开关Sn的输入端和第n反相可控开关Kn的输入端；第n电流源in的输出电流为i（n），i（n）等于2的n次方个i（0）；第n反相器Fn的输入端连接第n数字信号输入端Din（n），第n反相器Fn的输出端连接第n反相可控开关Kn的控制端；第n反相可控开关Kn的输出端连接第一转换电阻R01的另一端和所述数模转换器的第二模拟信号输出端Aoutn；第n正相可控开关Sn的控制端连接第n数字信号输入端Din（n），第n正相可控开关Sn的输出端连接第二转换电阻R02的另一端以及第一模拟信号输出端Aoutp；第一正相可控开关S1到第n正相可控开关Sn以及第一反相可控开关K1到第n反相可控开关Kn的控制电平均相同。

所述输入级包括第一电阻R1、第二电阻R2、第一NMOS管Q1、第二NMOS管Q2、第三NMOS管Q3、第四NMOS管Q4、第一恒流源I0、第一压控电流源I1以及第二压控电流源I2；所述第一电阻R1一端连接工作电源VDD，第一电阻R1的另一端连接第一NMOS管Q1的漏极以及第三NMOS管Q3的漏极；所述第二电阻R2一端连接工作电源VDD，第二电阻R2的另一端连接第二NMOS管Q2的漏极以及第四NMOS管Q4的漏极；所述第一恒流源I0的输入端连接第一NMOS管Q1的源极以及第二NMOS管Q2的源极，第一恒流源I0的输出端接地；所述第一压控电流源I1的输入端连接第三NMOS管Q3的源极，第一压控电流源I1的输出端接地；所述第二压控电流源I2的输入端连接第四NMOS管Q4的源极，第二压控电流源I2的输出端接地；所述第一压控电流源I1的控制端与第二压控电流源I2的控制端分别为所述输入级的第二直流补偿端DCinn和第一直流补偿端DCinp；所述第三NMOS管Q3的栅极和第四NMOS管Q4的栅极连接偏置电源Vref；所述第三NMOS管Q3与第一NMOS管Q1以及第一电阻R1的公共端为所述输入级的第二信号输出端Outn；所述第四NMOS管Q4与第二NMOS管Q2以及第二电阻R2的公共端为所述输入级的第一信号输出端Outp；所述第一NMOS管Q1的栅极和第二NMOS管Q2的栅极分别为所述输入级的第一信号输入端Inp和第二信号输入端Inn。

所述输入级包括第三电阻R3、第四电阻R4、第五NMOS管Q5、第六NMOS管Q6、第七NMOS管Q7、第八NMOS管Q8、第二恒流源I3以及第三恒流源I4；所述第三电阻R3一端连接工作电源VDD，第三电阻R3的另一端连接第五NMOS管Q5的漏极以及第七NMOS管Q7的漏极；所述第四电阻R4一端连接工作电源VDD，第四电阻R4的另一端连接第六NMOS管Q6的漏极以及第八NMOS管Q8的漏极；所述第二恒流源I3的输入端连接第五NMOS管Q5的源极以及第六NMOS管Q6的源极，第二恒流源I3的输出端接地；所述第三恒流源I4的输入端连接第七NMOS管Q7的源极以及第八NMOS管Q8的源极，第三恒流源I4的输出端接地；所述第七NMOS管Q7的栅极和第八NMOS管Q8的栅极分别为所述输入级的第二直流补偿端DCinn和第一直流补偿端DCinp；所述第七NMOS管Q7与第五NMOS管Q5以及第三电阻R3的公共端为所述输入级的第二信号输出端Outn；所述第八NMOS管Q8与第六NMOS管Q6以及第四电阻R4的公共端为所述输入级的第一信号输出端Outp；所述第五NMOS管Q5的栅极和第六NMOS管Q6的栅极分别为所述输入级的第一信号输入端Inp和第二信号输入端Inn。

所述输入级包括第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、电容C1、第九NMOS管Q9、第十NMOS管Q10以及第四恒流源I5；所述第五电阻R5一端连接工作电源VDD，第五电阻R5的另一端连接第九NMOS管Q9的漏极；所述第五电阻R5与第九NMOS管Q9的公共端为所述输入级的第二信号输出端Outn；所述第六电阻R6一端连接工作电源VDD，第六电阻R6的另一端连接第十NMOS管Q10；所述第六电阻R6与第十NMOS管Q10的公共端为所述输入级的第一信号输出端Outp；所述第七电阻R7一端连接第九NMOS管Q9的栅极，第七电阻R7的另一端连接电容C1的一端；所述第七电阻R7与第九NMOS管Q9的公共端为所述输入级的第一信号输入端Inp；所述第七电阻R7与电容C1的公共端为所述输入级的第二直流补偿端DCinn；所述第八电阻R8一端连接第十NMOS管Q10的栅极，第八电阻R8的另一端连接电容C1的另一端；所述第八电阻R8与第十NMOS管Q10的公共端为所述输入级的第二信号输入端Inn；所述第八电阻R8与电容C1的公共端为所述输入级的第一直流补偿端DCinp；所述第四恒流源I5的输入端连接第九NMOS管Q9的源极以及第十NMOS管Q10的源极，第四恒流源I5的输出端接地。

采用上述方案后，本实用新型的所述直流失调消除电路是通过数字模拟混合控制方法来提供补偿信号dcinp和dcinn给输入级以对高速放大器进行直流失调消除，所述直流失调消除电路具有微处理器，因此通过微处理器能锁定补偿信号dcinp和dcinn以保证稳定消除工艺问题造成的直流失调消除，这样即使后续输入输入信号inp和inn时，锁定的补偿信号dcinp和dcinn还处于锁定状态，不会受到输入信号inp和inn的影响，所述的直流失调消除电路便可以只消除由于工艺问题造成的直流失调，能避免现有技术中存在由补偿信号没有根据输入信号inp和inn的变化而及时进行相应的变化以使得高速放大器不能正常工作的问题，因此所述的直流失调消除电路能工作在输入信号inp和inn幅度变化大且变化不连续时。

附图说明

图1为现有的直流失调消除电路的结构示意图；

图2为本实用新型的直流失调消除电路的结构示意图；

图3为本实用新型的数模转化器的结构示意图；

图4为本实用新型的输入级的第一种结构示意图；

图5为本实用新型的输入级的第二种结构示意图；

图6为本实用新型的输入级的第三种结构示意图；

图7为本实用新型的直流失调消除方法的流程图。

具体实施方式

为了进一步解释本实用新型的技术方案，下面通过具体实施例来对本实用新型进行详细阐述。

如图2至图6所示，本实用新型揭示了一种直流失调消除电路，其包括高速放大器、电压比较器、微处理器以及数模转换器；所述高速放大器包括具有直流失调消除功能的输入级、放大级以及输出缓冲级；所述输入级具有第一信号输入端Inp、第二信号输入端Inn、第一信号输出端Outp、第二信号输出端Outn以及第一直流补偿端DCinp和第二直流补偿端DCinn；所述第一信号输入端Inp和第二信号输入端Inn分别用于输入输入信号inp和inn；所述直流补偿端DCinp和DCinn分别用于输入补偿信号dcinp和dcinn，所述第一信号输出端Outp和第二信号输出端Outn分别用于输出第一输出信号outp1和outn1；所述第一输出信号outp1和outn1由输入级将输入信号inp和inn和补偿信号dcinp和dcinn进行处理后产生；所述放大级的同相输入端和反相输入端分别与第一信号输出端Outp和第二信号输出端Outn相连，所述放大级用于对第一输出信号outp1和outn1对进行放大以产生第二输出信号outp2和outn2；所述输出缓冲级的同相输入端和反相输入端与放大级的同相输出端和反相输出端相连，所述输出缓冲级用于缓冲第二输出信号outp2和outn2以产生输出信号outp和outn；所述电压比较器的同相输入端通过低通滤波器与输出缓冲级的同相输出端相连；所述电压比较器的反相输入端通过低通滤波器与输出缓冲级的反相输出端相连；两个所述低通滤波器用于对输出缓冲级的输出信号outp和outn分别进行滤波以提取输出信号outp和outn中的一对共模输出信号G1和G2；所述电压比较器用于对该共模输出信号G1和G2进行比较并将比较结果转化为数字逻辑信号DLS；所述微处理器与电压比较器的输出端相连；所述微处理器用于接收所述数字逻辑信号DLS并根据所述数字逻辑信号DLS产生数字控制信号DCS；所述数模转化器的数字信号输入端Din与微处理器相连，所述数模转换器的第一模拟信号输出端Aoutp和第二模拟信号输出端Aoutn分别与输出级的第一直流补偿端DCinp和第二直流补偿端DCinn相连，所述数模转换器用于接收数字控制信号DCS并根据数字控制信号DCS产生一对补偿信号dcinp和dcinn并分别输出到输入级的第一直流补偿端DCinp和第二直流补偿端DCinn。

本实用新型的所述直流失调消除电路是通过数字模拟混合控制方法来提供补偿信号dcinp和dcinn给输入级以对高速放大器进行直流失调消除，所述直流失调消除电路具有微处理器，因此通过微处理器能锁定补偿信号dcinp和dcinn以保证稳定消除工艺问题造成的直流失调消除，这样即使后续输入输入信号inp和inn时，锁定的补偿信号dcinp和dcinn还处于锁定状态，不会受到输入信号inp和inn的影响，所述的直流失调消除电路便可以只消除由于工艺问题造成的直流失调，能避免现有技术中存在由补偿信号没有根据输入信号inp和inn的变化而及时进行相应的变化以使得高速放大器不能正常工作的问题，因此所述的直流失调消除电路能工作在输入信号inp和inn幅度变化大且变化不连续时。

为便于理解所述直流失调消除电路，下面具体阐述一下数模转换器和输入级的电路结构；而放大级可以为现有技术中的差分放大器和和限幅放大器的结合；输出缓冲级可以为输出缓冲器；所述低通滤波器和电压比较器均为本技术领域的常用技术就不在展开说明。

配合图3所示，所述数模转换器的数字信号输入端Din共有n个，n为大于等于2的正整数；n个数字信号输入端Din依次为第一数字信号输入端Din（1）到第n数字信号输入端Din（n）；所述数模转换器的数字信号输入端Din通过数字总线与微处理器相连；所述数模转换器包括第一转换电阻R01、第二转换电阻R02以及n个转换电路，n个转换电路依次为第一转换电路到第n转换电路；第一转换电阻R01的一端和第二转换电阻R02的一端接地；第一转换电路包括第一反相器F1、第一电流源i1、第一正相可控开关S1和第一反相可控开关K1，第一电流源i1的输入端连接工作电源VDD，第一电流源i1的输出端连接第一正相可控开关S1的输入端和第一反相可控开关K1的输入端；第一电流源i1的输出电流为i（0）；第一反相器F1的输入端连接第一数字信号输入端Din（1），第一反相器F1的输出端连接第一反相可控开关K1的控制端；第一反相可控开关K1的输出端连接第一转换电阻R01的另一端和所述数模转换器的第二模拟信号输出端Aoutn；第一正相可控开关S1的控制端连接第一数字信号输入端Din（1），第一正相可控开关S1的输出端连接第二转换电阻R02的另一端以及第一模拟信号输出端Aoutp；第n转换电路包括第n反相器Fn、第n电流源in、第n正相可控开关Sn和第n反相可控开关Kn，第n电流源in的输入端连接工作电源VDD，第n电流源in的输出端连接第n正相可控开关Sn的输入端和第n反相可控开关Kn的输入端；第n电流源in的输出电流为i（n），i（n）等于2的n次方个i（0）；第n反相器Fn的输入端连接第n数字信号输入端Din（n），第n反相器Fn的输出端连接第n反相可控开关Kn的控制端；第n反相可控开关Kn的输出端连接第一转换电阻R01的另一端和所述数模转换器的第二模拟信号输出端Aoutn；第n正相可控开关Sn的控制端连接第n数字信号输入端Din（n），第n正相可控开关Sn的输出端连接第二转换电阻R02的另一端以及第一模拟信号输出端Aoutp；第一正相可控开关S1到第n正相可控开关Sn以及第一反相可控开关K1到第n反相可控开关Kn的控制电平均相同。

本实用新型提供了三种输入级的结构，其中配合图4所示，所述输入级可以包括第一电阻R1、第二电阻R2、第一NMOS管Q1、第二NMOS管Q2、第三NMOS管Q3、第四NMOS管Q4、第一恒流源I0、第一压控电流源I1以及第二压控电流源I2；所述第一电阻R1一端连接工作电源VDD，第一电阻R1的另一端连接第一NMOS管Q1的漏极以及第三NMOS管Q3的漏极；所述第二电阻R2一端连接工作电源VDD，第二电阻R2的另一端连接第二NMOS管Q2的漏极以及第四NMOS管Q4的漏极；所述第一恒流源I0的输入端连接第一NMOS管Q1的源极以及第二NMOS管Q2的源极，第一恒流源I0的输出端接地；所述第一压控电流源I1的输入端连接第三NMOS管Q3的源极，第一压控电流源I1的输出端接地；所述第二压控电流源I2的输入端连接第四NMOS管Q4的源极，第二压控电流源I2的输出端接地；所述第一压控电流源I1的控制端与第二压控电流源I2的控制端分别为所述输入级的第二直流补偿端DCinn和第一直流补偿端DCinp；所述第三NMOS管Q3的栅极和第四NMOS管Q4的栅极连接偏置电源Vref；所述第三NMOS管Q3与第一NMOS管Q1以及第一电阻R1的公共端为所述输入级的第二信号输出端Outn；所述第四NMOS管Q4与第二NMOS管Q2以及第二电阻R2的公共端为所述输入级的第一信号输出端Outp；所述第一NMOS管Q1的栅极和第二NMOS管Q2的栅极分别为所述输入级的第一信号输入端Inp和第二信号输入端Inn。

配合图5所示，所述输入级也可以是包括第三电阻R3、第四电阻R4、第五NMOS管Q5、第六NMOS管Q6、第七NMOS管Q7、第八NMOS管Q8、第二恒流源I3以及第三恒流源I4；所述第三电阻R3一端连接工作电源VDD，第三电阻R3的另一端连接第五NMOS管Q5的漏极以及第七NMOS管Q7的漏极；所述第四电阻R4一端连接工作电源VDD，第四电阻R4的另一端连接第六NMOS管Q6的漏极以及第八NMOS管Q8的漏极；所述第二恒流源I3的输入端连接第五NMOS管Q5的源极以及第六NMOS管Q6的源极，第二恒流源I3的输出端接地；所述第三恒流源I4的输入端连接第七NMOS管Q7的源极以及第八NMOS管Q8的源极，第三恒流源I4的输出端接地；所述第七NMOS管Q7的栅极和第八NMOS管Q8的栅极分别为所述输入级的第二直流补偿端DCinn和第一直流补偿端DCinp；所述第七NMOS管Q7与第五NMOS管Q5以及第三电阻R3的公共端为所述输入级的第二信号输出端Outn；所述第八NMOS管Q8与第六NMOS管Q6以及第四电阻R4的公共端为所述输入级的第一信号输出端Outp；所述第五NMOS管Q5的栅极和第六NMOS管Q6的栅极分别为所述输入级的第一信号输入端Inp和第二信号输入端Inn。

配合图6所示，所述输入级还可以是包括第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、电容C1、第九NMOS管Q9、第十NMOS管Q10以及第四恒流源I5；所述第五电阻R5一端连接工作电源VDD，第五电阻R5的另一端连接第九NMOS管Q9的漏极；所述第五电阻R5与第九NMOS管Q9的公共端为所述输入级的第二信号输出端Outn；所述第六电阻R6一端连接工作电源VDD，第六电阻R6的另一端连接第十NMOS管Q10；所述第六电阻R6与第十NMOS管Q10的公共端为所述输入级的第一信号输出端Outp；所述第七电阻R7一端连接第九NMOS管Q9的栅极，第七电阻R7的另一端连接电容C1的一端；所述第七电阻R7与第九NMOS管Q9的公共端为所述输入级的第一信号输入端Inp；所述第七电阻R7与电容C1的公共端为所述输入级的第二直流补偿端DCinn；所述第八电阻R8一端连接第十NMOS管Q10的栅极，第八电阻R8的另一端连接电容C1的另一端；所述第八电阻R8与第十NMOS管Q10的公共端为所述输入级的第二信号输入端Inn；所述第八电阻R8与电容C1的公共端为所述输入级的第一直流补偿端DCinp；所述第四恒流源I5的输入端连接第九NMOS管Q9的源极以及第十NMOS管Q10的源极，第四恒流源I5的输出端接地。

本实用新型还提供了一种直流失调消除方法，所述消除方法基于上述的直流失调消除电路；所述消除方法应用于所述输入级的第一信号输入端Inp和第二信号输入端Inn没有输入信号inn和inp输入的应用环境，配合图7所示，所述直流失调消除方法依次包括：

步骤一S1：微处理器预设一个十进制的初值并将该初值赋值给数字控制信号DCS；然后数模转换器接收数字控制信号DCS并根据数字控制信号DCS产生相应的补偿信号dcinp和dcinn以输出给输出级进行补偿；

步骤二S2：利用低通滤波器提出输出级的输出信号outp和outn中的共模输出信号G1和G2；然后电压比较器对共模输出信号G1和G2进行比较以输出数字逻辑信号DLS；其中当共模输出信号G1大于共模输出信号G2时，电压比较器输出的数字逻辑信号DLS为高电平；当共模输出信号G1小于共模输出信号G2时，电压比较器输出的数字逻辑信号DLS为低电平；

步骤三S3：微处理器读取电压比较器产生的数字逻辑信号DLS并对数字逻辑信号DLS进行判断，若数字逻辑信号DLS为高电平，则进入步骤四；若数字逻辑信号DLS为低电平，则进入步骤五；

步骤四S4：微处理器对初值的数值进行加一处理并将处理后的初值赋值给数字控制信号DCS，其次数模转换器根据数字控制信号DCS再产生相应的补偿信号dcinp和dcinn以输出给输出级进行补偿，然后重复步骤二，接着微处理器再次读取电压比较器的数字逻辑信号DLS并进行判断，若数字逻辑信号DLS为低电平，则微处理器保持数字控制信号DCS的赋值不变，否则重复步骤四；补偿信号dcinp和dcinn锁定以保证稳定消除工艺问题造成的直流失调消除；

步骤五S5：微处理器对初值的数值进行减一处理并将处理后的初值赋值给数字控制信号DCS，其次数模转换器根据数字控制信号DCS再产生相应的补偿信号dcinp和dcinn以输出给输出级进行补偿，然后重复步骤二，接着微处理器再次读取电压比较器的数字逻辑信号DLS并进行判断，若数字逻辑信号DLS为高电平，则微处理器保持数字控制信号DCS的赋值不变，否则重复步骤五。

当微处理器保持数字控制信号DCS的赋值不变时，此时认定数模转换器通过此时的数字控制信号DCS产生补偿信号dcinp和dcinn已经消除工艺问题造成的直流失调消除，且微处理器保持数字控制信号DCS赋值不变，则相应的补偿信号dcinp和dcinn也不变，即补偿信号dcinp和dcinn被锁定。因此通过所述直流失调消除方法，可以在高速放大器的输入级的没有输入信号inp和inn时，利用所述直流失调消除电路来产生补偿信号dcinp和dcinn以消除高速放大器由于工艺问题造成的直流失调，并且通过微处理器可以把补偿信号dcinp和dcinn锁定以保证稳定消除工艺问题造成的直流失调消除，这样后续输入的输入信号inp和inn幅度变化大且变化不连续时，微处理器还能保证锁定的补偿信号dcinp和dcinn还处于锁定状态，不受输入信号inp和inn影响，因此所述的直流失调消除电路只消除了由于工艺问题造成的直流失调，能避免现有技术中由补偿信号没有根据输入信号inp和inn的变化而及时进行相应的变化以使得高速放大器不能正常工作的问题。

上述实施例和图式并非限定本实用新型的产品形态和式样，任何所属技术领域的普通技术人员对其所做的适当变化或修饰，皆应视为不脱离本实用新型的专利范畴。

Claims (5)

1.一种直流失调消除电路，其特征在于：包括高速放大器、电压比较器、微处理器以及数模转换器；

所述高速放大器包括具有直流失调消除功能的输入级、放大级以及输出缓冲级；所述输入级具有第一信号输入端Inp、第二信号输入端Inn、第一信号输出端Outp、第二信号输出端Outn以及第一直流补偿端DCinp和第二直流补偿端DCinn；所述第一信号输入端Inp和第二信号输入端Inn分别用于输入输入信号inp和inn；所述直流补偿端DCinp和DCinn分别用于输入补偿信号dcinp和dcinn，所述第一信号输出端Outp和第二信号输出端Outn分别用于输出第一输出信号outp1和outn1；所述第一输出信号outp1和outn1由输入级将输入信号inp和inn和补偿信号dcinp和dcinn进行处理后产生；所述放大级的同相输入端和反相输入端分别与第一信号输出端Outp和第二信号输出端Outn相连，所述放大级用于对第一输出信号outp1和outn1对进行放大以产生第二输出信号outp2和outn2；所述输出缓冲级的同相输入端和反相输入端与放大级的同相输出端和反相输出端相连，所述输出缓冲级用于缓冲第二输出信号outp2和outn2以产生输出信号outp和outn；

所述电压比较器的同相输入端通过低通滤波器与输出缓冲级的同相输出端相连；所述电压比较器的反相输入端通过低通滤波器与输出缓冲级的反相输出端相连；两个所述低通滤波器用于对输出缓冲级的输出信号outp和outn分别进行滤波以提取输出信号outp和outn中的一对共模输出信号G1和G2；所述电压比较器用于对该共模输出信号G1和G2进行比较并将比较结果转化为数字逻辑信号DLS；

所述微处理器与电压比较器的输出端相连；所述微处理器用于接收所述数字逻辑信号DLS并根据所述数字逻辑信号DLS产生数字控制信号DCS；

所述数模转化器的数字信号输入端Din与微处理器相连，所述数模转换器的第一模拟信号输出端Aoutp和第二模拟信号输出端Aoutn分别与输出级的第一直流补偿端DCinp和第二直流补偿端DCinn相连，所述数模转换器用于接收数字控制信号DCS并根据数字控制信号DCS产生一对补偿信号dcinp和dcinn并分别输出到输入级的第一直流补偿端DCinp和第二直流补偿端DCinn。

2.如权利要求1所述的直流失调消除电路，其特征在于：所述数模转换器的数字信号输入端Din共有n个，n为大于等于2的正整数；n个数字信号输入端Din依次为第一数字信号输入端Din（1）到第n数字信号输入端Din（n）；所述数模转换器的数字信号输入端Din通过数字总线与微处理器相连；

所述数模转换器包括第一转换电阻R01、第二转换电阻R02以及n个转换电路，n个转换电路依次为第一转换电路到第n转换电路；第一转换电阻R01的一端和第二转换电阻R02的一端接地；

第一转换电路包括第一反相器F1、第一电流源i1、第一正相可控开关S1和第一反相可控开关K1，第一电流源i1的输入端连接工作电源VDD，第一电流源i1的输出端连接第一正相可控开关S1的输入端和第一反相可控开关K1的输入端；第一电流源i1的输出电流为i（0）；第一反相器F1的输入端连接第一数字信号输入端Din（1），第一反相器F1的输出端连接第一反相可控开关K1的控制端；第一反相可控开关K1的输出端连接第一转换电阻R01的另一端和所述数模转换器的第二模拟信号输出端Aoutn；第一正相可控开关S1的控制端连接第一数字信号输入端Din（1），第一正相可控开关S1的输出端连接第二转换电阻R02的另一端以及第一模拟信号输出端Aoutp；

第n转换电路包括第n反相器Fn、第n电流源in、第n正相可控开关Sn和第n反相可控开关Kn，第n电流源in的输入端连接工作电源VDD，第n电流源in的输出端连接第n正相可控开关Sn的输入端和第n反相可控开关Kn的输入端；第n电流源in的输出电流为i（n），i（n）等于2的n次方个i（0）；第n反相器Fn的输入端连接第n数字信号输入端Din（n），第n反相器Fn的输出端连接第n反相可控开关Kn的控制端；第n反相可控开关Kn的输出端连接第一转换电阻R01的另一端和所述数模转换器的第二模拟信号输出端Aoutn；第n正相可控开关Sn的控制端连接第n数字信号输入端Din（n），第n正相可控开关Sn的输出端连接第二转换电阻R02的另一端以及第一模拟信号输出端Aoutp；

第一正相可控开关S1到第n正相可控开关Sn以及第一反相可控开关K1到第n反相可控开关Kn的控制电平均相同。

3.如权利要求2所述的直流失调消除电路，其特征在于：所述输入级包括第一电阻R1、第二电阻R2、第一NMOS管Q1、第二NMOS管Q2、第三NMOS管Q3、第四NMOS管Q4、第一恒流源I0、第一压控电流源I1以及第二压控电流源I2；

所述第一电阻R1一端连接工作电源VDD，第一电阻R1的另一端连接第一NMOS管Q1的漏极以及第三NMOS管Q3的漏极；

所述第二电阻R2一端连接工作电源VDD，第二电阻R2的另一端连接第二NMOS管Q2的漏极以及第四NMOS管Q4的漏极；

所述第一恒流源I0的输入端连接第一NMOS管Q1的源极以及第二NMOS管Q2的源极，第一恒流源I0的输出端接地；

所述第一压控电流源I1的输入端连接第三NMOS管Q3的源极，第一压控电流源I1的输出端接地；所述第二压控电流源I2的输入端连接第四NMOS管Q4的源极，第二压控电流源I2的输出端接地；所述第一压控电流源I1的控制端与第二压控电流源I2的控制端分别为所述输入级的第二直流补偿端DCinn和第一直流补偿端DCinp；

所述第三NMOS管Q3的栅极和第四NMOS管Q4的栅极连接偏置电源Vref；所述第三NMOS管Q3与第一NMOS管Q1以及第一电阻R1的公共端为所述输入级的第二信号输出端Outn；所述第四NMOS管Q4与第二NMOS管Q2以及第二电阻R2的公共端为所述输入级的第一信号输出端Outp；所述第一NMOS管Q1的栅极和第二NMOS管Q2的栅极分别为所述输入级的第一信号输入端Inp和第二信号输入端Inn。

4.如权利要求2所述的直流失调消除电路，其特征在于：所述输入级包括第三电阻R3、第四电阻R4、第五NMOS管Q5、第六NMOS管Q6、第七NMOS管Q7、第八NMOS管Q8、第二恒流源I3以及第三恒流源I4；

所述第三电阻R3一端连接工作电源VDD，第三电阻R3的另一端连接第五NMOS管Q5的漏极以及第七NMOS管Q7的漏极；

所述第四电阻R4一端连接工作电源VDD，第四电阻R4的另一端连接第六NMOS管Q6的漏极以及第八NMOS管Q8的漏极；

所述第二恒流源I3的输入端连接第五NMOS管Q5的源极以及第六NMOS管Q6的源极，第二恒流源I3的输出端接地；

所述第三恒流源I4的输入端连接第七NMOS管Q7的源极以及第八NMOS管Q8的源极，第三恒流源I4的输出端接地；

所述第七NMOS管Q7的栅极和第八NMOS管Q8的栅极分别为所述输入级的第二直流补偿端DCinn和第一直流补偿端DCinp；所述第七NMOS管Q7与第五NMOS管Q5以及第三电阻R3的公共端为所述输入级的第二信号输出端Outn；所述第八NMOS管Q8与第六NMOS管Q6以及第四电阻R4的公共端为所述输入级的第一信号输出端Outp；所述第五NMOS管Q5的栅极和第六NMOS管Q6的栅极分别为所述输入级的第一信号输入端Inp和第二信号输入端Inn。

5.如权利要求2所述的直流失调消除电路，其特征在于：所述输入级包括第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、电容C1、第九NMOS管Q9、第十NMOS管Q10以及第四恒流源I5；

所述第五电阻R5一端连接工作电源VDD，第五电阻R5的另一端连接第九NMOS管Q9的漏极；所述第五电阻R5与第九NMOS管Q9的公共端为所述输入级的第二信号输出端Outn；

所述第六电阻R6一端连接工作电源VDD，第六电阻R6的另一端连接第十NMOS管Q10；所述第六电阻R6与第十NMOS管Q10的公共端为所述输入级的第一信号输出端Outp；

所述第七电阻R7一端连接第九NMOS管Q9的栅极，第七电阻R7的另一端连接电容C1的一端；所述第七电阻R7与第九NMOS管Q9的公共端为所述输入级的第一信号输入端Inp；所述第七电阻R7与电容C1的公共端为所述输入级的第二直流补偿端DCinn；

所述第八电阻R8一端连接第十NMOS管Q10的栅极，第八电阻R8的另一端连接电容C1的另一端；所述第八电阻R8与第十NMOS管Q10的公共端为所述输入级的第二信号输入端Inn；所述第八电阻R8与电容C1的公共端为所述输入级的第一直流补偿端DCinp；

所述第四恒流源I5的输入端连接第九NMOS管Q9的源极以及第十NMOS管Q10的源极，第四恒流源I5的输出端接地。