CN111162740A - 一种射频通用通信接口差共模解耦装置 - Google Patents

一种射频通用通信接口差共模解耦装置 Download PDF

Info

Publication number
CN111162740A
CN111162740A CN201911380285.5A CN201911380285A CN111162740A CN 111162740 A CN111162740 A CN 111162740A CN 201911380285 A CN201911380285 A CN 201911380285A CN 111162740 A CN111162740 A CN 111162740A
Authority
CN
China
Prior art keywords
module
output
resistor
differential
mode voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911380285.5A
Other languages
English (en)
Other versions
CN111162740B (zh
Inventor
苏淑靖
张佳俊
冯成林
谭秋林
沈三民
王红亮
张彦军
马游春
崔永俊
张会新
侯钰龙
熊继军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North University of China
Original Assignee
North University of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North University of China filed Critical North University of China
Priority to CN201911380285.5A priority Critical patent/CN111162740B/zh
Publication of CN111162740A publication Critical patent/CN111162740A/zh
Application granted granted Critical
Publication of CN111162740B publication Critical patent/CN111162740B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

本发明涉及射频通信领域通信接口技术领域，为了解决目前通信设备需要根据连接设备不同设计不同的通信接口问题，公开了一种射频通用通信接口差共模解耦装置，包括差分信号输入交流耦合模块、多路扇出缓冲模块、第一单片机控制模块、反馈锁定模块、数字化电流调制差模电压及驱动模块、第二单片机控制模块、输出共模电压调节模块、输出阻抗匹配模块、差分单端选择模块和第三单片机控制模块。本发明可输出包括+5.0V PECL，+3.3V PECL、LVDS、ECL标准电平及可设置输出雷达通信所需信号电平范围内的电平值，电平分辨率可达10mV，输出信号频率从直流到5GHz。

Description

一种射频通用通信接口差共模解耦装置
技术领域
本发明涉及射频通信领域通信接口技术领域，具体为一种射频通用通信接口差共模解耦装置。
背景技术
数字信号传输是近几年随着集成电路和半导体工艺的进步而逐步发展起来的，数字信号传输主要通过‘0’和‘1’两种不同的电平状态，相比于模拟信号，其具有较强的抗干扰能力，易于被接收端识别且误码率低。目前绝大多数的通信系统，都采用数字信号作为数据传输交流的载体。
根据应用场合不同，数字信号的种类也多种多样。在高速数据传输领域中，低压差电平信号由于其输出电流小，功耗小，跳变期间的尖峰干扰小而被广泛应用。例如LVDS，LVPECL，CML等电平。在单片机、FPGA等器件的使用过程中，使用最多的就是TTL和CMOS电平。当遇到电平标准不一致的情况时，目前常用的方法为利用电平转换芯片将输入电平转换为目标电平输出。但是这种方法通用性差，转换不同类型的电平时，需要设计新的电路。
发明内容
本发明克服现有技术存在的不足，所要解决的技术问题为：提供一种射频通用通信接口差共模解耦装置。
为了解决上述技术问题，本发明采用的技术方案为：一种射频通用通信接口差共模解耦装置，包括交流耦合模块、多路扇出缓冲模块、第一单片机控制模块、反馈锁定模块、数字化电流调制差模电压及驱动模块、第二单片机控制模块、输出共模电压调节模块、差分单端选择模块和第三单片机控制模块；所述交流耦合模块的输入端输入差分信号，交流耦合模块的输出与多路扇出缓冲模块的输入端连接；多路扇出缓冲模块的第一输出端与反馈锁定模块的输入端连接，第二输出端与数字化电流调制差模电压及驱动模块的输入端连接，多路扇出缓冲模块的控制端口与第一单片机控制模块的输出端连接；反馈锁定模块的输出端与多路扇出缓冲模块的输入端连接；数字化电流调制差模电压及驱动模块的控制端口与第二单片机控制模块的输出端连接，数字化电流调制差模电压及驱动模块的输出端与输出共模电压调节模块的输出端相连后输入差分单端选择模块，输出共模电压调节模块的控制端和差分单端选择模块的控制端与第三单片机控制模块的输出端连接，差分单端选择模块作为整个通信接口的输出；所述多路扇出缓冲模块用于在第一单片机控制模块的控制下，将交流耦合模块隔直后的差分信号补偿到所需的共模电压值后多路差分扇出，扇出1通道输出的“扇出1”信号经反馈锁定模块反馈到多路扇出缓冲模块的输入端，用来驱动扇出低频信号；扇出2通道输出的“扇出2”信号与数字化电流调制差模电压及驱动模块的输入端连接，用与驱动数字化电流调制差模电压及驱动模块；所述数字化电流调制差模电压及驱动模块用于在第二单片机控制模块的控制下，实现输出电流大小的调节，从而调节输出信号差模电压值；所述输出共模电压调节模块用于在第三单片机控制模块的控制下，输出对应的共模电压值。
所述多路扇出缓冲模块、第一单片机控制模块、输出共模电压调节模块、第三单片机控制模块及差分单端选择模块共用同一参考地，数字化电流调制差模电压与驱动模块与第二单片机控制模块共用另一参考地，二者隔离供电，实现差模电压值和共模电压值之间的解耦。
所述的一种射频通用通信接口差共模解耦装置，还包括输出阻抗匹配模块，所述输出阻抗匹配模块用于将输出信号的阻抗匹配为差分100Ω或者单端50Ω，所述差分单端选择模块包括开关S2和电阻R14，通过第三单片机控制模块控制开关S2的断开或闭合，选择输出信号以差分或者单端的形式输出。
所述多路扇出缓冲模块包括运算放大器U1、共模电压补偿模块、功率放大模块和运算放大模块，共模电压补偿模块用于将输入信号的共模电压值补偿至2V，运算放大器U1用于将输入的差分信号放大后分为两路分别输出到所述功率放大模块和运算放大模块，第一单片机控制模块的输出端与所述功率放大模块的控制端连接，用于控制功率放大模块输出功率为3dBm的CML电平信号驱动数字化电流调制差模电压驱动模块；运算放大模块用于将差分信号放大后通过反馈锁定模块反馈到多路扇出缓冲模块的输入端。
所述功率放大模块包括运算放大器U2、电阻R10、电阻R11和可控电源与I1，所述运算放大器U2的正向输入端与运算放大器U1的输出端连接，电阻R10和电阻R11的一端与电源连接，另一端分别与运算放大器U2的两个差分输出端连接并作为输出端口，可控电流源I1的控制端与第一单片机控制模块连接，输出端分别与电阻R10和电阻R11的另一端连接。
所述数字化电流调制差模电压及驱动模块包括运算放大器U3、电阻R12、电阻R13和可控电源与I2，所述运算放大器U3的输入端与功率放大模块的输出端连接，电阻R12和电阻R13的一端与电源连接，另一端分别与运算放大器U3的两个差分输出端连接并作为输出端口，可控电流源I2的控制端与第二单片机控制模块连接，输出端分别与电阻R12和电阻R13的另一端连接。
所述输出共模电压调节模块包括数模转换器、运算放大器OP1、运算放大器OP2、电阻R1、电阻R2、电阻R3、电容C1和电容C2，其中，数模转换器的输出端与运算放大器OP1的反向输入端连接，运算放大器OP1的输出端经电容C1与反向输入端连接，形成反相器；电阻R1的一端与运算放大器OP1的输出端连接，另一端与运算放大器OP2反向输入端连接，运算放大器OP2的输出端经电容C2与输入端连接，电阻R2的一端与参考电压连接，另一端与运算放大器OP2的反向输入端连接，另一端还经电阻R3与运算放大器OP2的输出端连接形成反向加法运算电路，运算放大器OP2的输出端为输出共模电压调节模块的输出端。
所述的一种射频通用通信接口差共模解耦装置，还包括设置在输出共模电压调节模块的输出端与差分单端选择模块的输入端之间的电压跟随电路，所述电压跟随电路包括运算放大器OP3、电阻R4和电阻R5，所述输出共模电压调节模块的输出端与运算放大器OP3的同相输入端连接；运算放大器OP3的输出端与反向输入端连接，电阻R4和电阻R5分别设置在数字化电流调制差模电压及驱动模块的两个输出端与运算放大器OP3的输出端之间。
本发明与现有技术相比具有以下有益效果：本发明提供一种射频通用通信接口差共模解耦装置，该装置可以根据用户需求设置输出信号的共模电压值和差模电压值，设置范围包括了常用的+5.0V PECL，+3.3V PECL、LVDS、ECL电平标准。解决了目前通信设备需要根据连接设备不同设计不同的通信接口问题，通用性好。
附图说明
图1为本发明实施例提供的一种射频通用通信接口差共模解耦装置的结构框图；
图2为本发明实施例多路扇出缓冲模块原理图；
图3是本发明反馈锁定模块原理图；
图4是本发明实施例中功率放大模块的原理图；
图5是本发明实施例中数字化电流调制差模电压及驱动模块的原理图；
图6是本发明实施例中输出共模电压调节模块原理图；
图7是本发明实施例提供的一种射频通用通信接口差共模解耦装置的差分输出测试原理图；
图8是本发明实施例提供的一种射频通用通信接口差共模解耦装置的单端输出测试原理图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例；基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明实施例提供了一种射频通用通信接口差共模解耦装置，包括交流耦合模块、多路扇出缓冲模块、第一单片机控制模块、反馈锁定模块、数字化电流调制差模电压及驱动模块、第二单片机控制模块、输出共模电压调节模块、差分单端选择模块和第三单片机控制模块；所述交流耦合模块的输入端输入差分信号，交流耦合模块的输出与多路扇出缓冲模块的输入端连接；多路扇出缓冲模块的第一输出端与反馈锁定模块的输入端连接，第二输出端与数字化电流调制差模电压及驱动模块的输入端连接，多路扇出缓冲模块的控制端口与第一单片机控制模块的输出端连接；反馈锁定模块的输出端与多路扇出缓冲模块的输入端连接；数字化电流调制差模电压及驱动模块的控制端口与第二单片机控制模块的输出端连接，数字化电流调制差模电压及驱动模块的输出端与输出共模电压调节模块的输出端相连后输入差分单端选择模块，输出共模电压调节模块的控制端和差分单端选择模块的控制端与第三单片机控制模块的输出端连接，差分单端选择模块作为整个通信接口的输出；所述多路扇出缓冲模块用于在第一单片机控制模块的控制下，将交流耦合模块隔直后的差分信号补偿到所需的共模电压值后多路差分扇出，扇出1通道输出的“扇出1”信号经反馈锁定模块反馈到多路扇出缓冲模块的输入端，用来驱动扇出低频信号；扇出2通道输出的“扇出2”信号与数字化电流调制差模电压及驱动模块的输入端连接，用与驱动数字化电流调制差模电压及驱动模块；所述数字化电流调制差模电压及驱动模块用于在第二单片机控制模块的控制下，实现输出电流大小的调节，从而调节输出信号差模电压值；所述输出共模电压调节模块用于在第三单片机控制模块的控制下，输出对应的共模电压值。
进一步地，如图1所示，本实施例中，所述多路扇出缓冲模块、第一单片机控制模块、输出共模电压调节模块、第三单片机控制模块及差分单端选择模块共用同一参考地，数字化电流调制差模电压与驱动模块与第二单片机控制模块共用另一参考地，二者隔离供电，实现差模电压值和共模电压值之间的解耦。
进一步地，如图1所示，本实施例提供的一种射频通用通信接口差共模解耦装置，还包括输出阻抗匹配模块，所述输出阻抗匹配模块用于将输出信号的阻抗匹配为差分100Ω或者单端50Ω，所述差分单端选择模块用于选择输出信号以差分或者单端的形式输出。
进一步地，如图2所示，本实施例中，所述多路扇出缓冲模块包括运算放大器U1、共模电压补偿模块、功率放大模块和运算放大模块，第一单片机控制模块通过控制共模电压补偿模块中的开关S1闭合，将输入信号（交流耦合）的共模电压值通过电压源VS补偿至2V，运算放大器U1用于将输入的差分信号放大后分为f1和f2两路后分别输出到所述功率放大模块和运算放大模块，第一单片机控制模块的输出端与所述功率放大模块的控制端连接，用于控制功率放大模块输出功率为3dBm的CML电平信号驱动数字化电流调制差模电压驱动模块；运算放大模块用于将差分信号放大后通过反馈锁定模块反馈到多路扇出缓冲模块的输入端。
进一步地，如图3所示，本实施例中，反馈锁定模块包括电阻R6、电感L1、电阻R7和电感L2，其中电阻R6和电感L1串联，电阻R7与电感L2串联，然后分别设置在多路扇出缓冲模块的扇出1通道与输入端之间的两端上。其中多路扇出缓冲模块中输出的扇出1信号为LVPECL电平，其经反馈锁定模块反馈至多路扇出缓冲模块的输入端，用来锁定低频输入信号，反馈锁定过程如下：如图3所示，扇出1信号通过由电阻R6、电感L1、电阻R7和电感L2组成的反馈网络反馈至多路扇出缓冲模块的输入端，使多路扇出缓冲模块既能输出高频信号，也能输出低频信号。当输入频率较高的信号时，电容C3和电容C4对信号没有阻碍作用，故不需要反馈环路进行锁定，所以在反馈环路中放置电感，阻止高频信号通过。当频率较低的输入信号的上升沿来临时，由于电容C3和电容C4的微分作用，会产生一个尖峰脉冲，该尖峰脉冲信号经过多路扇出缓冲模块后通过扇出1通道反馈至输入端，形成正反馈环路，使得扇出缓冲模块输出稳定的高电平信号，完成上升沿锁定，同理完成下降沿锁定过程。扇出2通道与后级的数字化电流调制差模电压及驱动模块连接，通过第二单片机控制模块功率使扇出2通道扇出功率为3dBm的CML电平信号来驱动数字化电流调制差模电压及驱动模块。
进一步地，如图4所示，本实施例中，所述功率放大模块包括运算放大器U2、电阻R10、电阻R11和可控电源与I1，运算放大器U1的输出的f1信号与所述运算放大器U2的正向输入端连接，电阻R10和电阻R11的一端与电源连接，另一端分别与运算放大器U2的两个差分输出端连接并作为输出端口，可控电流源I1的控制端与第一单片机控制模块连接，输出端分别与电阻R10和电阻R11的另一端连接。功率放大模块使“扇出2”通道扇出功率为3dBm的CML电平信号驱动数字化电流调制差模电压驱动模块，由于CML电平可以采用直流耦合的方式，而不用加任何器件，并且功耗较小，极其适用于芯片间的短距离连接。
进一步地，如图5所示，所述数字化电流调制差模电压及驱动模块包括运算放大器U3、电阻R12、电阻R13和可控电源与I2，所述运算放大器U3的输入端与功率放大模块的输出端连接，电阻R12和电阻R13的一端与电源连接，另一端分别与运算放大器U3的两个差分输出端连接并作为输出端口，可控电流源I2的控制端与第二单片机控制模块连接，输出端分别与电阻R12和电阻R13的另一端连接。由多路扇出模块扇出2通道输出信号驱动、第二单片机控制模块控制下，可调电流源I2输出用户设置的调节电流值，差模电压值和调节电流值的关系为：UD=50ID，UD为需要的差模电压值，ID为单片机需要写入数字化电流调制差共模驱动模块的电流值。数字化电流调制差模电压驱动模块与多路扇出缓冲模块、第一单片机控制模块、输出共模电压调节模块、第三单片机控制模块、差分单端选择模块之间隔离供电，最终输出信号的参考地与输出共模电压调节模块的参考地共地，所以对于最终输出信号来说，只接收到了数字化电流调制差模电压驱动模块输出的差模电压值，共模电压值由输出共模电压调节模块控制，实现了差共模解耦设计。
如图6所示，所述输出共模电压调节模块包括数模转换器、运算放大器OP1、运算放大器OP2、电阻R1、电阻R2、电阻R3、电容C1和电容C2，其中，数模转换器的控制端与第三单片机控制模块的输出端连接，数模转换器的输出端与运算放大器OP1的反向输入端连接，运算放大器OP1的输出端经电容C1与反向输入端连接，形成反相器；电阻R1的一端与运算放大器OP1的输出端连接，另一端与运算放大器OP2反向输入端连接，运算放大器OP2的输出端经电容C2与输入端连接，电阻R2的一端与参考电压连接，另一端与运算放大器OP2的反向输入端连接，另一端还经电阻R3与运算放大器OP2的输出端连接形成反向加法运算电路，运算放大器OP2的输出端为输出共模电压调节模块的输出端。
进一步地，如图6所示，本实施例提供的一种射频通用通信接口差共模解耦装置，还包括设置在输出共模电压调节模块的输出端与差分单端选择模块的输入端之间的电压跟随电路，所述电压跟随电路包括运算放大器OP3、电阻R4和电阻R5，所述输出共模电压调节模块的输出端与运算放大器OP3的同相输入端连接；运算放大器OP3的输出端与反向输入端连接，电阻R4和电阻R5分别设置在数字化电流调制差模电压及驱动模块的两个输出端与运算放大器OP3的输出端之间。此外，差分单端选择模块包括开关S2和电阻R14，通过第三单片机控制模块控制开关S2的断开或闭合，可以实现信号的差分输出或者单端输出。
其中，输出共模电压调节模块的工作原理为：在第三单片机控制模块的控制下，数模转换器输出电压VDA，经过运算放大器OP1组成的反相器后电压变为-VDA，经过运算放大器OP2组成的反相加法运算电路后电压变为
Figure 80603DEST_PATH_IMAGE002
，之后将电压信号通过运算放大器OP3组成的电压跟随电路后连接至最终输出信号，提高共模电压调节模块的带负载能力。其中R1取5KΩ，R2，R3取10 KΩ，上式可化简为
Figure 347636DEST_PATH_IMAGE003
，V DA 的输出范围为
Figure 546536DEST_PATH_IMAGE004
，VREF为数模转换器的参考电压，则该模块的电压输出范围为
Figure 779196DEST_PATH_IMAGE005
，参考电压VREF选择10V，通过调节VDA的电压值，可使运算放大器OP3的输出电压VOUT满足+5.0V PECL，+3.3V PECL、LVDS、ECL等电平的要求，也可在
Figure 772560DEST_PATH_IMAGE006
内任意调节。数模转换器具有16位分辨率，共模电压调节分辨率为0.15mV，可实现高精度的电压调节。
如图7所示，为本发明的差分测试原理框图，通过第三单片机控制模块控制开关S2断开，示波器的阻抗为50Ω，电阻R4和电阻R5阻值选择50Ω。电阻R4与示波器阻抗分压，即输出共模电压调节模块加载到信号线上的电压为VOUT/2，即
Figure 589207DEST_PATH_IMAGE007
，UC为用户需要的共模电压值，调节数模转换器的输出VDA即可实现调节输出信号共模电压值大小。
如图8所示，为本发明的单端测试原理框图，通过第三单片机控制模块控制开关S2闭合，电阻R5所在的支路与示波器连接，示波器阻抗为50Ω，电阻R4和电阻R5阻值选择50Ω。电阻R5与示波器阻抗分压，即输出共模电压调节模块加载到信号线上的电压为VOUT/2，即
Figure 326218DEST_PATH_IMAGE008
，UC为用户需要的共模电压值，调节数模转换器的输出VDA即可实现调节输出信号共模电压值大小。
可根据需求，利用第三单片机控制模块控制差分单端选择模块，选择信号以差分或者单端形式输出，如图6所示，输出之前利用第一单片机控制模块控制开关S2的闭合或断开，S2断开时为差分输出，差分输出阻抗匹配为100Ω；S2闭合时为单端输出，单端输出阻抗匹配为50Ω，以适应射频差分或单端信号传输特性。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (8)

1.一种射频通用通信接口差共模解耦装置，其特征在于，包括交流耦合模块、多路扇出缓冲模块、第一单片机控制模块、反馈锁定模块、数字化电流调制差模电压及驱动模块、第二单片机控制模块、输出共模电压调节模块、差分单端选择模块和第三单片机控制模块；
所述交流耦合模块的输入端输入差分信号，交流耦合模块的输出与多路扇出缓冲模块的输入端连接；多路扇出缓冲模块的第一输出端与反馈锁定模块的输入端连接，第二输出端与数字化电流调制差模电压及驱动模块的输入端连接，多路扇出缓冲模块的控制端口与第一单片机控制模块的输出端连接；
反馈锁定模块的输出端与多路扇出缓冲模块的输入端连接；数字化电流调制差模电压及驱动模块的控制端口与第二单片机控制模块的输出端连接，数字化电流调制差模电压及驱动模块的输出端与输出共模电压调节模块的输出端相连后输入差分单端选择模块，输出共模电压调节模块的控制端和差分单端选择模块的控制端与第三单片机控制模块的输出端连接，差分单端选择模块作为整个通信接口的输出；
所述多路扇出缓冲模块用于在第一单片机控制模块的控制下，将交流耦合模块隔直后的差分信号补偿到所需的共模电压值后多路差分扇出，扇出1通道输出的“扇出1”信号经反馈锁定模块反馈到多路扇出缓冲模块的输入端，用来驱动扇出低频信号；扇出2通道输出的“扇出2”信号与数字化电流调制差模电压及驱动模块的输入端连接，用与驱动数字化电流调制差模电压及驱动模块；所述数字化电流调制差模电压及驱动模块用于在第二单片机控制模块的控制下，实现输出电流的大小的调节，从而调节输出信号差模电压值；所述输出共模电压调节模块用于在第三单片机控制模块的控制下，输出对应的共模电压值。
2.根据权利要求1所述的一种射频通用通信接口差共模解耦装置，其特征在于，所述多路扇出缓冲模块、第一单片机控制模块、输出共模电压调节模块、第三单片机控制模块及差分单端选择模块共用同一参考地，数字化电流调制差模电压与驱动模块与第二单片机控制模块共用另一参考地，二者隔离供电，实现差模电压值和共模电压值之间的解耦。
3.根据权利要求1所述的一种射频通用通信接口差共模解耦装置，其特征在于，还包括输出阻抗匹配模块，所述输出阻抗匹配模块用于将输出信号的阻抗匹配为差分100Ω或者单端50Ω，所述差分单端选择模块用于选择输出信号以差分或者单端的形式输出。
4.根据权利要求1所述的一种射频通用通信接口差共模解耦装置，其特征在于，所述多路多路扇出缓冲包括运算放大器U1、共模电压补偿模块、功率放大模块和运算放大模块，共模电压补偿模块用于将输入信号的共模电压值补偿至2V，运算放大器U1用于将输入的差分信号放大后分为两路分别输出到所述功率放大模块和运算放大模块，第一单片机控制模块的输出端与所述功率放大模块的控制端连接，用于控制功率放大模块输出功率为3dBm的CML电平信号驱动数字化电流调制差模电压驱动模块；运算放大模块用于将差分信号放大后通过反馈锁定模块反馈到多路扇出缓冲模块的输入端。
5.根据权利要求1所述的一种射频通用通信接口差共模解耦装置，其特征在于，所述功率放大模块包括运算放大器U2、电阻R10、电阻R11和可控电源与I1，所述运算放大器U2的正向输入端与运算放大器U1的输出端连接，电阻R10和电阻R11的一端与电源连接，另一端分别与运算放大器U2的两个差分输出端连接并作为输出端口，可控电流源I1的控制端与第一单片机控制模块连接，输出端分别与电阻R10和电阻R11的另一端连接。
6.根据权利要求1所述的一种射频通用通信接口差共模解耦装置，其特征在于，所述数字化电流调制差模电压及驱动模块包括运算放大器U3、电阻R12、电阻R13和可控电流源I2，所述运算放大器U3的输入端与功率放大模块的输出端连接，电阻R12和电阻R13的一端与电源连接，另一端分别与运算放大器U3的两个差分输出端连接并作为输出端口，可控电流源I2的控制端与第二单片机控制模块连接，输出端分别与电阻R12和电阻R13的另一端连接。
7.根据权利要求1所述的一种射频通用通信接口差共模解耦装置，其特征在于，所述输出共模电压调节模块包括数模转换器、运算放大器OP1、运算放大器OP2、电阻R1、电阻R2、电阻R3、电容C1和电容C2，其中，数模转换器的输出端与运算放大器OP1的反向输入端连接，运算放大器OP1的输出端经电容C1与反向输入端连接，形成反相器；电阻R1的一端与运算放大器OP1的输出端连接，另一端与运算放大器OP2反向输入端连接，运算放大器OP2的输出端经电容C2与输入端连接，电阻R2的一端与参考电压连接，另一端与运算放大器OP2的反向输入端连接，另一端还经电阻R3与运算放大器OP2的输出端连接形成反向加法运算电路，运算放大器OP2的输出端为输出共模电压调节模块的输出端。
8.根据权利要求1所述的一种射频通用通信接口差共模解耦装置，其特征在于，还包括设置在输出共模电压调节模块的输出端与差分单端选择模块的输入端之间的电压跟随电路，所述电压跟随电路包括运算放大器OP3、电阻R4和电阻R5，所述输出共模电压调节模块的输出端与运算放大器OP3的同相输入端连接；运算放大器OP3的输出端与反向输入端连接，电阻R4和电阻R5分别设置在数字化电流调制差模电压及驱动模块的两个输出端与运算放大器OP3的输出端之间。
CN201911380285.5A 2019-12-27 2019-12-27 一种射频通用通信接口差共模解耦装置 Active CN111162740B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911380285.5A CN111162740B (zh) 2019-12-27 2019-12-27 一种射频通用通信接口差共模解耦装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911380285.5A CN111162740B (zh) 2019-12-27 2019-12-27 一种射频通用通信接口差共模解耦装置

Publications (2)

Publication Number Publication Date
CN111162740A true CN111162740A (zh) 2020-05-15
CN111162740B CN111162740B (zh) 2023-03-31

Family

ID=70558715

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911380285.5A Active CN111162740B (zh) 2019-12-27 2019-12-27 一种射频通用通信接口差共模解耦装置

Country Status (1)

Country Link
CN (1) CN111162740B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112666414A (zh) * 2020-12-16 2021-04-16 北京航天微电科技有限公司 一种差模共模干扰分离器

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101458284A (zh) * 2008-12-30 2009-06-17 南京师范大学 传导性电磁干扰噪声的共模噪声和差模噪声分离器
US20090195288A1 (en) * 2008-02-01 2009-08-06 Mediatek Inc. Serial link transmitter
CN103338018A (zh) * 2013-06-06 2013-10-02 中北大学 Lc谐振天线的智能阻抗匹配装置
CN105137821A (zh) * 2015-07-30 2015-12-09 陈义林 一种高速抗干扰通信电路
US9461677B1 (en) * 2015-01-08 2016-10-04 Inphi Corporation Local phase correction
CN107404301A (zh) * 2016-05-20 2017-11-28 英飞凌科技股份有限公司 用于信号耦合的装置和方法
CN107870647A (zh) * 2016-09-22 2018-04-03 联发科技（新加坡）私人有限公司 前置驱动电路
CN209248306U (zh) * 2019-02-13 2019-08-13 西安希德雷达科技有限公司 一种基于串口通信的时序可重构接口扩展装置
CN110138094A (zh) * 2019-05-30 2019-08-16 大连理工大学 电场式无线电能及双向信号传输系统

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090195288A1 (en) * 2008-02-01 2009-08-06 Mediatek Inc. Serial link transmitter
CN101458284A (zh) * 2008-12-30 2009-06-17 南京师范大学 传导性电磁干扰噪声的共模噪声和差模噪声分离器
CN103338018A (zh) * 2013-06-06 2013-10-02 中北大学 Lc谐振天线的智能阻抗匹配装置
US9461677B1 (en) * 2015-01-08 2016-10-04 Inphi Corporation Local phase correction
CN105137821A (zh) * 2015-07-30 2015-12-09 陈义林 一种高速抗干扰通信电路
CN107404301A (zh) * 2016-05-20 2017-11-28 英飞凌科技股份有限公司 用于信号耦合的装置和方法
CN107870647A (zh) * 2016-09-22 2018-04-03 联发科技（新加坡）私人有限公司 前置驱动电路
CN209248306U (zh) * 2019-02-13 2019-08-13 西安希德雷达科技有限公司 一种基于串口通信的时序可重构接口扩展装置
CN110138094A (zh) * 2019-05-30 2019-08-16 大连理工大学 电场式无线电能及双向信号传输系统

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
XIANGDONG JIA 等: "Cross-Tier Dual-Connectivity Designs of Three-Tier Hetnets With Decoupled Uplink/Downlink and Global Coverage Performance Evaluation" *
张佳俊 等: "一种多接口电平输出频率综合器设计" *
胡钦俊 等: "磁性元件近场磁耦合仿真分析" *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112666414A (zh) * 2020-12-16 2021-04-16 北京航天微电科技有限公司 一种差模共模干扰分离器
CN112666414B (zh) * 2020-12-16 2023-10-27 北京航天微电科技有限公司 一种差模共模干扰分离器

Also Published As

Publication number Publication date
CN111162740B (zh) 2023-03-31

Similar Documents

Publication Publication Date Title
CN110224759B (zh) 一种光发射器
US10496591B2 (en) Converting a mode controlling differential signal in a drive circuit and a driving method
KR100682822B1 (ko) 고속 라인 등화기 및 그 방법
KR100290459B1 (ko) 신호시스템
US9985684B2 (en) Passive equalizer capable of use in high-speed data communication
US7702004B2 (en) Simultaneous bidirectional differential signalling interface
CN114039562B (zh) 一种低成本的超频高速跨阻放大器
CN110061940B (zh) 一种均衡器系统
Cui et al. A dual-channel 23-Gbps CMOS transmitter/receiver chipset for 40-Gbps RZ-DQPSK and CS-RZ-DQPSK optical transmission
CN111162740B (zh) 一种射频通用通信接口差共模解耦装置
US10256854B1 (en) Synthesizer—power amplifier interface in a wireless circuit
US9923532B2 (en) System and method to directly couple to analog to digital converter having lower voltage reference
WO2023043509A1 (en) Ultra-high-speed pam-n cmos inverter serial link
KR20070091818A (ko) 인체를 이용한 통신채널에서의 광대역 펄스신호 수신장치
WO2018141290A1 (en) High swing transmitter driver with voltage boost
US10955691B2 (en) Dual loop bias circuit with offset compensation
CN114050793B (zh) 一种采用低成本超频高速跨阻放大器的放大方法
US20200241331A1 (en) Driving circuit for optical modulator
US11283408B2 (en) Low voltage feedforward current assist ethernet line driver
US20150280950A1 (en) Signal Processing
CN103457633B (zh) 一种回波噪声消除全混合线接口
CN105027430A (zh) 加重电路
CN205792519U (zh) 一种数字信号隔离器
Rito et al. High-efficiency 100-Gb/s 4-Vpp PAM-4 driver in SiGe: C BiCMOS for optical modulators
Lu et al. 100Gb/s PAM-4 VCSEL Driver and TIA for Short-Reach 400G-1.6 T Optical Interconnects

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant