CN207764300U - 一种相位测量装置、电子设备及相位测量系统 - Google Patents

Abstract

本实用新型涉及通信授时领域，提供了一种相位测量装置、电子设备及相位测量系统。装置包括至少两个被测源、与被测源一一对应的整形模块、FPGA以及参考源；整形模块与被测源连接，整形模块包括至少两路整形电路，用于对被测源的信号进行整形；FPGA与整形模块连接，用于计算至少两个被测源两两之间的相位差；参考源与FPGA连接，用于为FPGA提供标准的参考频率，参考频率通过分频得到FPGA所需的多个频率。通过设置至少两路整形电路的整形模块以及与整形模块连接的FPGA来实现至少两个被测源两两之间的相位测量，以达到测试环境搭建简单、设备精简、成本较低且提升工作效率。

Description

一种相位测量装置、电子设备及相位测量系统

技术领域

本实用新型涉及通信授时领域，特别是涉及一种相位测量装置、电子设备及相位测量系统。

背景技术

在通信授时领域中，往往需要对两个设备或若干个设备的输出频率与某一标准源进行相位偏差测量，以确保设备与设备间、网络与网络间的同步性能。目前，为解决两个或多个被测源之间的相位偏差测量，一般需搭建测试环境再进行测试，一个被测源所需搭建测试环境对应一套设备，该设备包括整形电路、分频电路、频率计以及参考源等。

实用新型人在实现本实用新型的过程中，发现相关技术存在以下问题：现有的相位偏差测量需要依据被测源的幅度与波形搭建相应的整形电路和分频电路将被测源信号转变成可以被频率计可以接受的计数信号，测试环境搭建复杂；同时，每增加一路被测源就需要增加一套设备，并且一套设备一个时间只能测试一对频率之间的相位偏差，设备冗余、价格昂贵且工作效率不高。

实用新型内容

本实用新型实施例提供了一种测试环境搭建简单、设备精简、成本较低且提升工作效率的相位测量装置、电子设备及相位测量系统。

在第一方面，为解决上述技术问题，本实用新型的实施例公开了一种相位测量装置，所述装置包括：至少两个被测源、与所述被测源一一对应的整形模块、FPGA以及参考源；

所述整形模块与所述被测源连接，所述整形模块包括至少两路整形电路，用于对被测源的信号进行整形；

所述FPGA与所述整形模块连接，用于计算所述至少两个被测源两两之间的相位差；

所述参考源与所述FPGA连接，用于为所述FPGA提供标准的参考频率，所述参考频率通过分频得到所述FPGA所需的多个频率。

可选地，所述整形模块包括100mV-500mV整形电路、500mV-5V整形电路及5-12V整形电路；所述整形模块用于通过其中一路整形电路将所述被测源的负电压与大于第一阈值的电压滤除，所述第一阈值小于或等于所述FPGA的最大耐压值。

可选地，所述整形电路包括电容C1、电阻R1、电阻R2、555定时器以及电容C2；

所述电容C1的一端与所述被测源连接，另一端与所述电阻R1以及电阻R2的一端连接；

所述电阻R1的一端与所述555定时器的高触发端连接，另一端与所述555定时器的复位端以及供电端连接；

所述电阻R2的一端与所述555定时器的低触发端连接，另一端与所述电容C2的一端和地连接；

所述555定时器的接地端与所述电容C2的一端和地连接，所述555定时器的输出端与所述FPGA连接；

所述电容C2的另一端与所述555定时器的控制端连接。

可选地，所述整形电路的输入端还包括检测单元，所述检测单元具体用于在所述整形电路的输入端检测被测源的信号在预设时间段内的电压是否符合所述FPGA的输入I/O类型的电压范围，当符合时打开所述整形电路的通路，否则关闭所述整形电路的通路。

可选地，所述检测单元包括电压/频率转换电路、计数器以及定时器，所述电压/频率转换电路与所述被测源连接，所述计数器与所述电压/频率转换电路和所述定时器连接。

可选地，所述FPGA包括被测源信号选择单元、频率计算单元以及相位比较单元；

所述被测源信号选择单元用于轮询各路被测源经过整形后的输出信号，并通过所述输出信号上升沿或下降沿的变化触发选择有效的整形电路的输出信号作为被测源信号；

所述频率计算单元用于计算所述被测源信号对应的频率值，并输出所述被测源信号对应的1PPS信号；

所述相位比较单元用于选择一路被测源信号对应的1PPS信号作为主对比源，将其余被测源信号对应的1PPS信号分别与所述主对比源比较得出相位差。

可选地，所述频率计算单元具体用于：

将参考源信号分频得出闸门时间对应的信号，所述闸门时间设置为1PPS；

依据所述闸门时间计算所述被测源信号的重复变化次数，所述重复变化次数即为所述被测源信号对应的频率值，其中，所述被测源信号与参考源信号符合采样定律。

在第二方面，为解决上述技术问题，本实用新型的实施例公开了一种电子设备，所述电子设备包括任一项所述的相位测量装置。

在第三方面，为解决上述技术问题，本实用新型的实施例公开了一种相位测量系统，所述相位测量系统包括任一项所述的相位测量装置以及智能终端，所述智能终端与所述相位测量装置连接，用于通过图表的形式显示所述相位差。

本实用新型实施方式的有益效果是：区别于现有技术的情况，本实用新型实施例通过设置至少两路整形电路的整形模块以及与整形模块连接的FPGA来实现至少两个被测源两两之间的相位测量，以达到测试环境搭建简单、设备精简、成本较低且提升工作效率。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。

图1是本实用新型实施例提供的一种相位测量装置的电路连接示意图；

图2是本实用新型实施例提供的一种整形电路的示意图；

图3是本实用新型另一实施例提供的一种整形电路输入端的检测单元示意图；

图4是是本实用新型实施例提供的一种相位测量系统的结构示意图；

图5是本实用新型实施例提供的一种智能终端的示意图。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

此外，下面所描述的本实用新型各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

请参阅图1至图3，所述装置100包括至少两个被测源10、与所述被测源一一对应的整形模块20、FPGA30以及参考源40。

所述被测源10为波形发生器等器件、设备或电路,可以产生一定频率、幅值的波形，所述波形包括正弦波、方波、三角波、锯齿波等，脉冲的产生可以采用多谐振荡器。但由于器件、设备或电路内部因素的影响或是其他外部因素的影响，所述波形的信号会包含一些谐波分量以及杂波等，导致所述波形变化缓慢或不规则。

可以理解，所述装置包括至少两路所述被测源，被测源Y₁一直到被测源Y_N，所述N为任意大于2的整数，如图所示的被测源101和被测源102。

所述整形模块20与所述被测源10连接，用于对被测源10的信号进行整形。所述整形模块20与所述一一对应，在所述装置包括至少两路所述被测源10的基础上，所述装置100也应当包括至少两路的所述整形模块20，如图中所示的整形模块201和整形模块202，所述整形模块20的数量与所述被测源10的数量一致。

所述整形模块201或整形模块202包括至少两路整形电路，在本实施例中，所述整形模块201包括所述整形模块包括100mV-500mV整形电路2011、500mV-5V整形电路2012及5-12V整形电路2013。所述整形模块201用于通过其中一路整形电路将所述被测源10的负电压与大于第一阈值的电压滤除，所述第一阈值小于或等于所述FPGA30的最大耐压值。由于所述整形模块202或其他的整形模块与所述整形模块201的结构与功能基本一致，此处不再赘述。

另外，所述被测源10产生的波形信号依据幅值条件等选择其中一路整形电路进行整形，由于负电压和大于第一阈值的电压均会损坏所述FPGA30，所以需要将所述被测源10的负电压与大于第一阈值的电压滤除，所述轮询各路被测源经过整形后的输出信号由所述FPGA30执行，所述第一阈值小于或等于所述FPGA30的最大耐压值。

需要说明的是，所述整形模块20包括至少两路整形电路，实际上，当应用在通信行业上的电压范围是固定的，所述电压范围为100mV-12V，可以采用通常的覆盖范围即可。当然，如果有额外的需求，所述整形模块是可以扩展的，新增的整形电路可以并联在原有的所述整形模块20上，并不影响原有的电路以及系统的正常使用，甚至是可以融贯在一起的。当不需要的用到所述新增的整形电路，可以将其拆除，说明在本实施例中，所述整形模块20的整形电路是各自独立的。或者，出厂设置的时候，不同的所述整形模块20对应不同数量的支路、不同电压范围的整形电路，且不可以更改。

整形电路可以起到将所述波形变成边缘陡峭的波形，还可以剔除所述波形中的干扰信号，或者将一种形式的波形转变成后端电路所需的另一种形式的波形，比如，将模拟信号整形成数字信号，又比如，将方波信号整形成脉冲电路。

一般，脉冲整形、变换电路等常采用单稳态触发器、施密特触发器等，以单稳态触发器为例，所述单稳态触发器有稳态和暂稳态两个工作状态，在外界触发脉冲作用下，信号可以从稳态翻转到暂稳态，在暂稳态维持一段时间以后，电路能自动返回稳态，暂稳态不能长久地保持，其维持的时间取决于电路自身的参数，与外界脉冲无关。可以理解，所述暂稳态维持的时间可以对应信号的高电平，在外界脉冲触发的时候，信号瞬间翻转，使得变化的边缘陡峭，无限接近90度。

在本实施例中，提供了一种整形电路的如图2所示实现方式，所述整形电路包括电容C1、电阻R1、电阻R2、555定时器以及电容C2。

所述电容C1的一端与所述被测源连接，另一端与所述电阻R1以及电阻R2的一端连接；所述电阻R1的一端与所述555定时器的高触发端连接，另一端与所述555定时器的复位端以及供电端连接；所述电阻R2的一端与所述555定时器的低触发端连接，另一端与所述电容C2的一端和地连接；所述555定时器的接地端与所述电容C2的一端和地连接，所述555定时器的输出端与所述FPGA30连接；所述电容C2的另一端与所述555定时器的控制端连接。

555定时器一共有8个功能引脚，1脚为外接电源负端或接地，2脚为低触发端，3脚为输出端，4脚为是复位端，5脚为控制端，6脚为高触发端，7脚为放电端，8脚为输出端。555定时器可以看成是一个RS触发器，所述555定时器的置位电平小于或等于1/3V_DD，而所述555定时器的复位电平大于或等于2/3V_DD，调整所述电阻R1和电阻R2的阻值，使得2脚和6脚的偏置电压介于两个阈值电压1/3V_DD和2/3V_DD之间，比如，将偏置电压设置为1/2V_DD。当输入的正弦波的瞬时电压低于1/3V_DD，所述555定时器偏置，输出呈高电平；当输入的正弦波的瞬时电压高于2/3V_DD，所述555定时器偏置，输出呈低电平，则输出端得到规则的矩形脉冲，对被测源10的信号波形进行了整形、变换。

同样的，当被测源10的信号为三角波等其他脉冲信号时，信号在传输过程中前后沿产生噪声或振荡，上述的整形电路可以对所述被测源10的信号进行整形。所述整形电路的整形包括波形变换、对畸形信号(上升沿或下降沿不理想的信号)整形以及脉冲鉴幅等。

需要说明的是，如图2所示实现方式是为了更好地阐释本实用新型的方案，并不用于限定本实用新型，只要满足信号整形的目的，整形电路的实现方式和电路变换可以是任意的。

在本实施例中，如果输入到整形电路的信号是正弦波，则整形电路输出的是TTL电平的方波信号，再将方波信号整形成脉冲信号；如果输入到整形电路的信号是方波，则所述整形电路将方波模拟量整形成脉冲数字量，即所述整形电路包括AD转换模块，所述AD转换模块包括积分型、逐次逼近型、并行比较型、串行比较型、压频变换型等，以积分型AD为例，可以采用相应的集成电路如TLC7135等实现，所述积分型AD的工作原理是将输入电压转换成时间(脉冲宽度信号)或频率(脉冲频率)，然后由定时器或计数器等获得数字值。

所述整形电路的输入端还包括检测单元，所述检测单元具体用于在所述整形电路的输入端检测被测源10的信号在预设时间段内的电压是否符合所述FPGA30的输入I/O类型的电压范围，当符合时打开所述整形电路的通路，否则关闭所述整形电路的通路。在本实施例中，所述检测单元包括电压/频率转换电路31、计数器32以及定时器33，所述电压/频率转换电路31与所述被测源10连接，所述计数器32与所述电压/频率转换电路31和所述定时器33连接。

由于所述FPGA30的I/O口是普通的3.3V的，一般将所述FPGA30的输入I/O类型设置为LVCOM3.3，LVCOM3.3对应的高电平和低电平条件为5.0V>＝Vih>＝2.0V,0.7V>＝Vil>＝-0.1V。所述预设时间段内可以任意设置，在本实用新型实施例中，将所述预设时间段设置为3秒，即在所述整形电路的输入端检测被测源10的信号在3秒内的电压是否符合5.0V>＝Vih>＝2.0V,0.7V>＝Vil>＝-0.1V，当符合时打开所述整形电路的通路，即所述整形电路被选中，否则关闭所述整形电路的通路，此时，所述FPGA30对应的连接该被测源10的端口未检测到数据，即没有检测到上升沿和下降沿的变化。

在一些实施例中，所述检测单元的前端还包括电压跟随电路与稳压电路等，所述电压跟随电路与所述被测源10连接，所述稳压电路与所述电压跟随电路和所述检测单元连接。所述电压跟随电路用于隔离前后电路，对所述被测源10的信号进行放大或降低，保护所述检测单元，所述稳压电路用于对输入所述检测单元的信号进行稳压，减少电压的波动，提升所述检测单元的检测精度。

需要说明的是，如图3所示实现方式是为了更好地阐释本实用新型的方案，并不用于限定本实用新型，只要是通过电压检测的方式选择所述整形模块20中的某一路的整形电路均在本实用新型的保护范围内。

所述FPGA30采用了逻辑单元阵列这样一个概念，内部包括可配置逻辑模块、输入输出模块和内部连线三个部分。FPGA30是可编程器件，与传统逻辑电路和门阵列(如PAL，GAL及CPLD器件)相比，FPGA30具有不同的结构。FPGA30利用小型查找表(16×1RAM)来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。FPGA30的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA30所能实现的功能，FPGA30允许无限次的编程。

所述FPGA30包括被测源信号选择单元、频率计算单元以及相位比较单元。所述被测源信号选择单元用于轮询各路被测源经过整形后的输出信号，并通过所述输出信号上升沿或下降沿的变化触发选择有效的整形电路的输出信号作为被测源信号。所述FPGA30依据不同的设计对应不同的轮询规则，在一些实施例中，所述FPGA30包括分片轮询、整包接收轮询或两者的结合，所述分片轮询仅需在所述FPGA30的前端设计一个轮询机，利用所述FPGA30的控制系统或所述分片轮询对应的集成电路提供通道提示信号对每一个信号进行固定的轮询访问，当轮询到有数据的所述整形电路，则将数据存入相应通道的整包接收存储器等。而整包接收需要根据整包调度规则，整包调度是使每个通道得到公平和稳定的服务的关键，直接决定着接收服务的通道所得到的服务带宽、时延以及时延抖动等性能指标。在本实用新型实施例中，所述轮询机是对所述三路整形电路依次进行轮询，时间间隔很短，其他的被测源10的轮询也是同步进行的。

所述FPGA30内置有D触发器或计数器等，其中，所述D触发器拥有两个稳定的状态，即“0”和“1”，在一定的外界信号的作用下，可以从一个稳态翻转到另一个稳态。D触发器的触发方式包括电平触发和边沿触发，在CP脉冲的有效时间内，当轮询到各路被测源经过整形后的输出信号，所述D触发器就会发生信号翻转，触发选择有效的整形电路。

具体的，被测源10需要经所述AD转换模块检测后，符合所述FPGA30的电压输入范围后，则打开对应的所述整形电路。然后所述FPGA30轮询所述整形模块，选择有效的整形电路作为被测源信号，可以理解，所述被测源信号是被测源经过一定的处理后的信号，比如A/D转换或其他类型的整形等。

所述频率计算单元用于计算所述被测源信号对应的频率值，并输出所述被测源信号对应的1PPS信号。传统的相位检测系统需要将所述被测源信号分别进行分频，所述被测源信号包括至少两路信号，分频后的信号通过频率计计算两两之间的相位偏差，所述频率计利用参考源信号进行校准，在一个时间内，只能计算一对频率信号之间的相位差。

所述频率计算单元具体用于将参考源信号分频得出闸门时间对应的信号，所述闸门时间设置为1PPS；依据所述闸门时间计算所述被测源信号的重复变化次数，所述重复变化次数即为所述被测源信号对应的频率值，其中，所述被测源信号与参考源信号符合采样定律。

对于所述FPGA30来说，要尽可能地避免异步设计，尽可能采取同步设计，而同步设计的关键就是时钟树，时钟树尽可能采用由单一的始终构成的树状结构，也可以划分为不同的时钟域，但不同的时钟域之间要满足时钟同步。为了获取稳定的时钟，一般采用外部晶振或铯钟源来提供，其中，晶振是由石英和振荡电路组成的，石英能够提供稳定的频率。所述参考源40可以采用一个或多个晶振，在考虑到损耗方面，一般采用一个晶振即可满足为所述FPGA30提供稳定时钟信号的要求。

所述FPGA30包括锁相环模块，所述锁相环模块用于振荡器中的反馈技术，许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步。一般的晶振由于工艺与成本原因，做不到很高的频率，而在需要高频应用时，有相应的器件实现转成高频，但并不稳定，故利用锁相环路就可以实现稳定且高频的时脉冲讯号。锁相环的特点是利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。

简单的锁相环由频率基准、相位检波器、电荷泵、环路滤波器和压控振荡器组成。可以理解，由于所述FPGA30内部的锁相环具有倍频电路，所述倍频电路与所述参考源连接，从而实现对所述参考源的倍频操作，比如所述参考源40对应的晶振为100Mhz，倍频电路设置为40倍频，再依据采样定律计算可得所述FPGA可以测量100Mhz*40/2＝2GHz以下的所述被测源信号的频率。

所述FPGA30包括分频模块，将参考源信号分频得出闸门时间对应的信号，所述闸门时间设置为1PPS，当然，也可以将所述闸门时间设置为其他数值，所述闸门时间的设置以及闸门的开启或关闭等可以由一个门控电路实现控制，可以理解闸门开启时，进入计量所述被测源信号的工作过程。

通常情况下，由所述FPGA30内部的计数器等计算1PPS的时间内所述被测源信号的脉冲个数，闸门时间越长，计算得到的所述频率值也就越精准。所述被测源信号输入到所述闸门的输入端，所述门控电路的输出信号控制所述闸门的开、闭时间。可以理解，所述门控电路的输出信号由所述参考源产生，所以，所述参考源40分频得到的时基信号必须做到十分精准。

依据所述闸门时间计算所述被测源信号的重复变化次数，所述重复变化次数即为所述被测源信号对应的频率值，基本原理是在基准时基信号的基础上，计数得出所述被测源信号的频率以及周期。在一些实施例中，所述被测源信号对应的频率值还可以通过脉冲计数的方式进行，只要在确定的时间内得到一定的脉冲数就可以计算到所述被测源信号的频率，比如，当检测当所述被测源信号的上升沿，计数器就进行加1计数，即所述FPGA30内部的计数器在所述被测源信号的每一个上升沿触发计数。

采样频率与信号频谱之间的关系是连续信号离散化的基本依据。在进行模拟/数字信号的转换过程中，当采样频率fs.max大于信号中最高频率fmax的2倍时(fs.max>2fmax)，采样之后的数字信号完整地保留了原始信号中的信息，一般实际应用中保证采样频率为信号最高频率的2.56～4倍。可以理解，所述被测源信号与参考源信号符合采样定律，即所述参考源信号大于所述被测源信号的两倍，所述被测源信号的频率计算包括但不限于本实施例所描述的频率计算方法。

所述相位比较单元用于选择一路被测源信号对应的1PPS信号作为主对比源，将其余被测源信号对应的1PPS信号分别与所述主对比源比较得出相位差。在本实施例中，其余任一被测源信号对应的1PPS信号与主对比源对应的1PPS信号属于同频信号，可以采用鉴相器等进行相位差计算，最简单的鉴相器方案为异或门集成电路，所述异或门集成电路将其余任一被测源信号对应的1PPS信号与主对比源对应的1PPS信号异或，则异或后的波形对应的占空比直接反应相位差。

在一些实施例中，相位差还可以采用电压测量法或数字计算法等，以数字计算法为例，所述数字计算法可以通过微处理器、定时器、计数器等对脉冲宽度进行计数，则相位差等于对相位差脉冲的计数No/对半周期脉冲的计数N i*2π。在本实施例中，选择一路被测源信号对应的1PPS信号作为主对比源，将其余被测源信号对应的1PPS信号分别与所述主对比源比较得出相位差，所以，利用一套设备可以同时计算得到所述被测源信号两两之间的相位差。

所述FPGA30可以采用单片机或EDA以及外围电路等替代，所以，本实用新型实施例不限于FPGA30的方案来实现本实用新型实施例所提供的相位测量的方法，但由于FPGA30技术优势以及价格优势，可以减低整个系统的价格。

作为本实用新型另一方面，本实用新型实施例提供一种电子设备。其中，该电子设备包括上述各个实施例所阐述的相位测量装置100。

区别于现有技术的情况，本实用新型实施例提供的电子设备通过设置至少两路整形电路的整形模块以及与整形模块连接的FPGA来实现至少两个被测源两两之间的相位测量，以达到测试环境搭建简单、设备精简、成本较低且提升工作效率。

作为本实用新型又另一方面，本实用新型实施例提供一种相位测量系统。请参阅图4，图4是本实用新型实施例提供的一种相位测量系统的结构示意图。如图4所示，该相位测量系统400包括相位测量装置41以及智能终端42，智能终端42与相位测量装置41连接。其中，相位测量装置41可以为上述各个实施例任一项所述的相位测量装置。

智能终端42用于通过图表的形式显示所述相位差。可以理解，所述图表的形式包括折线图、柱状图、饼状图等，可以通过无线通信模块等将所述相位差数据发送至带有显示模块的智能终端42，并在所述智能终端42上进行显示，所述智能终端42还可以对所述相位差进行除显示之外的其他处理。还可以在所述FPGA的显示模块上显示，所述显示模块包括LED、LCD电子显示屏或触摸屏。可以理解，所述FPGA集成电路可以利用其它的可编程逻辑器件替代，所述内置的显示模块或带有显示模块的智能终端42可以至设置其中一个或全部设置。

所述相位检测装置设置至少两路整形电路的整形模块以及与整形模块连接的FPGA来实现至少两个被测源两两之间的相位测量，以达到测试环境搭建简单、设备精简、成本较低且提升工作效率。

以上所描述的装置或设备实施例仅仅是示意性的，其中所述作为分离部件说明的单元模块可以是或者也可以不是物理上分开的，作为模块单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络模块单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加通用硬件平台的方式来实现相位测量装置,当然也可以通过硬件实现。

请参阅图5，图5是本实用新型实施例提供的一种智能终端的结构示意图。如图,5所示，该智能终端42包括一个或多个处理器421以及存储器422。其中，图5中以一个处理器421为例。

处理器421和存储器422可以通过总线或者其他方式连接，图5中以通过总线连接为例。

存储器422作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块，处理器421通过运行存储在存储器422中的非易失性软件程序、指令以及模块，从而执行相位测量装置的各种功能应用以及数据处理。

存储器422可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据相位测量装置的使用所创建的数据等。此外，存储器422可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器422可选包括相对于处理器421远程设置的存储器，这些远程存储器可以通过网络连接至处理器421。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

所述程序指令/模块存储在所述存储器422中，当被所述一个或者多个处理器421执行时，执行上述任意实施例中的相位测量装置的功能。

作为本实用新型实施例的另一方面，本实用新型实施例还提供一种非易失性计算机可读存储介质。非易失性计算机可读存储介质存储有电子设备可执行指令，所述计算机可执行指令用于使电子设备执行上述实施例的相位测量装置的功能。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对相关技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用至少一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分功能。

最后应说明的是：以上实施例仅用以说明本实用新型的技术方案，而非对其限制；在本实用新型的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本实用新型的不同方面的许多其它变化，为了简明，它们没有在细节中提供；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。

Claims (9)

1.一种相位测量装置，其特征在于，所述装置包括：至少两个被测源、与所述被测源一一对应的整形模块、FPGA以及参考源；

所述整形模块与所述被测源连接，所述整形模块包括至少两路整形电路，用于对被测源的信号进行整形；

所述FPGA与所述整形模块连接，用于计算所述至少两个被测源两两之间的相位差；

所述参考源与所述FPGA连接，用于为所述FPGA提供标准的参考频率，所述参考频率通过分频得到所述FPGA所需的多个频率。

2.根据权利要求1所述的装置，其特征在于，所述整形模块包括100mV-500mV整形电路、500mV-5V整形电路及5-12V整形电路；所述整形模块用于通过其中一路整形电路将所述被测源的负电压与大于第一阈值的电压滤除，所述第一阈值小于或等于所述FPGA的最大耐压值。

3.根据权利要求2所述的装置，其特征在于，所述整形电路包括电容C1、电阻R1、电阻R2、555定时器以及电容C2；

所述电容C1的一端与所述被测源连接，另一端与所述电阻R1以及电阻R2的一端连接；

所述电阻R1的一端与所述555定时器的高触发端连接，另一端与所述555定时器的复位端以及供电端连接；

所述电阻R2的一端与所述555定时器的低触发端连接，另一端与所述电容C2的一端和地连接；

所述555定时器的接地端与所述电容C2的一端和地连接，所述555定时器的输出端与所述FPGA连接；

所述电容C2的另一端与所述555定时器的控制端连接。

4.根据权利要求3所述的装置，其特征在于，所述整形电路的输入端还包括检测单元，所述检测单元具体用于在所述整形电路的输入端检测被测源的信号在预设时间段内的电压是否符合所述FPGA的输入I/O类型的电压范围，当符合时打开所述整形电路的通路，否则关闭所述整形电路的通路。

5.根据权利要求4所述的装置，其特征在于，所述检测单元包括电压/频率转换电路、计数器以及定时器，所述电压/频率转换电路与所述被测源连接，所述计数器与所述电压/频率转换电路和所述定时器连接。

6.根据权利要求5所述的装置，其特征在于，所述FPGA包括被测源信号选择单元、频率计算单元以及相位比较单元；

所述被测源信号选择单元用于轮询各路被测源经过整形后的输出信号，并通过所述输出信号上升沿或下降沿的变化触发选择有效的整形电路的输出信号作为被测源信号；

所述频率计算单元用于计算所述被测源信号对应的频率值，并输出所述被测源信号对应的1PPS信号；

所述相位比较单元用于选择一路被测源信号对应的1PPS信号作为主对比源，将其余被测源信号对应的1PPS信号分别与所述主对比源比较得出相位差。

7.根据权利要求6所述的装置，其特征在于，所述频率计算单元具体用于：

将参考源信号分频得出闸门时间对应的信号，所述闸门时间设置为1PPS；

依据所述闸门时间计算所述被测源信号的重复变化次数，所述重复变化次数即为所述被测源信号对应的频率值，其中，所述被测源信号与参考源信号符合采样定律。

8.一种电子设备，其特征在于，包括如权利要求1至7任一项所述的相位测量装置。

9.一种相位测量系统，其特征在于，包括如权利要求1至7任一项所述的相位测量装置以及智能终端，所述智能终端与所述相位测量装置连接，用于通过图表的形式显示所述相位差。