CN100353669C - 一种用余数插补比较法产生矩形波的虚拟信号发生器 - Google Patents

Abstract

一种用余数插补比较法产生矩形波的虚拟信号发生器，包括PC、总线接口与译码电路、波形参数存储器、分频选择器、可编程分频器、晶体振荡器、数据选择器、余数比较器、计数器、频率比较器、占空比比较器、倍频器、地址发生器、波形数据存储器、数模转换器、开关电路、输出电路，它以CPLL/FPGA可编程器件为核，将信号发生器所需的计算机接口电路及虚拟仪器中的数字部分全部构造在核中。这种信号发生器通过余数插补和数字比较自动产生频率、占空比满足用户要求且步进可调的矩形波信号，并且仪器的硬件开支小、成本低、功能多、系统功能扩展方便、可靠性高、维护简便。

Description

一种用余数插补比较法产生矩形波的虚拟信号发生器

技术领域

本发明涉及一种信号发生器，特别是指一种用余数插补比较法产生矩形波的虚拟信号发生器。

背景技术

信号发生器是一种常用的电子仪器，广泛应用于生产、教学、科研等领域。在使用信号发生器时，经常提出要一个频率可改变，占空比可调的信号，以往的信号发生器实现这一要求采用的方法是：(1)采用数字逻辑电路，这种电路通用性和灵活性差，并且精度较差。(2)以锁相环为核心实现信号产生，这种信号发生器其输出信号的精度较高，但其价格也比较昂贵。

发明内容

本发明的目的在于提供一种用余数插补比较法产生矩形波的虚拟信号发生器，它以微计算机为核心，运用数字比较产生输出频率、占空比步进可调的矩形波信号以及频率步进可调的正弦信号、三角波信号。

为实现上述目的，本发明采用的技术方案是：-PC，所述PC包括输入键盘、显示器、处理器等，用于根据用户输入的波形数据产生波形参数数据，并将其存储于波形参数存储器中；-总线接口与译码电路，用于完成PC总线的隔离、驱动、译码和复位；-晶振电路，用于产生一个精确的时钟信号，作为可编程分频器的基准信号；-波形参数存储器，用于存储由PC计算得到的波形参数数据；-波形数据存储器，用于存储量化的波形数据；-计数器，用于以可编程分频器的输出作为时钟信号进行计数，频率比较器的输出结果控制计数器的清零，其计数结果送余数比较器；-数模转换器，用于在倍频器输出信号的控制下，将存储器量化的波形数据转换成相应的波形；-输出电路，用于对开关选择电路输出的信号进行滤波、幅度控制、极性变换及负载驱动；其特征在于：还包括

-余数比较器，用于将计数器的输出与存储器中的余数进行比较，并将其结果作为数据选择器的控制信号；

-数据选择器，用于根据余数比较器的结果，从波形参数存储器中选择分频预置数到可编程分频器的预置数端；

-频率比较器，用于将计数器的输出与存储器中的频率数据进行比较，其结果送到计数器的输入端；

-可编程分频器，用于以数据选择器的输出数据作为分频预置数，将输入信号进行分频，并把其输出信号作为可编程分频器的置数控制信号、计数器的输入时钟、占空比比较器的输入信号；

-占空比比较器，用于将可编程分频器的输出与存储器中的占空比数据进行比较，输出频率和占空比满足要求的周期性的矩形波或方波信号；

-分频选择电路，用于将晶振电路产生的时钟信号分别进行1分频、10分频、100分频、1000分频、10000分频，并根据输入波形参数将其中一路分频信号送到可编程分频器的输入端；

-倍频器，用于将占空比比较器输出的信号进行倍频；

-地址发生器，用于按倍频器输出信号的频率节奏将存放于波形数据存储器中的量化数据送到数模转换器的输入端；

-开关选择电路，用于从占空比比较器和数模转换器的输出信号中选择一路作为输出信号。

本发明以CPLD/FPGA可编程器件为核，将信号发生器所需计算机接口电路及虚拟仪器中的数字部分全部构造在核中，辅之以晶振、保护电路制成一个ISA卡，插入PC机的ISA插槽，再结合外部控制电路组成虚拟信号发生器，这种信号发生器通过余数插补和数字比较自动产生频率、占空比满足用户要求且步进可调的矩形波信号，并且仪器的硬件开支小、成本低、功能多、输出信号性能好、系统功能扩展方便、可靠性高、维护简便。

下面结合附图对本发明的构成及工作原理作进一步的描述。

附图说明

附图1为本发明组成原理框图。

附图2为本发明产生频率、占空比可调的矩形波信号的具体电路图。

附图3为基准信号、输出矩形波信号的波形图。

具体实施方式

参见图1，本发明包括PC1、总线接口与译码电路2、波形参数存储器3、分频选择器4、可编程分频器5、晶体振荡器6、数据选择器7、余数比较器8、计数器9、频率比较器10、占空比比较器11、倍频器12、地址发生器13、波形数据存储器14、数模转换器15、开关电路16、输出电路17，所述PC1包括输入键盘、显示器、存储器、处理器等，用于根据用户输入的波形数据产生波形参数数据，并将其存储于波形参数存储器中；总线接口与译码电路2，用于完成PC总线的隔离、驱动、译码和复位；晶振电路6，用于产生一个精确的时钟信号；分频选择电路4，用于将晶振电路6产生的时钟信号分别进行1分频、10分频、100分频、1000分频、10000分频，并由PC根据要产生的信号频率将其中一路分频信号送到可编程分频器5的输入端，这样可当要产生的信号频率较小时，避免可编程分频器5和占空比比较器11的位数过长，降低成本；波形参数存储器3，用于存储从PC键盘输入的所要产生波形的波形参数如频率、分频系数、占空比、分频系数的余数等；频率比较器10，用于将计数器9的输出与波形参数存储器3中的频率进行比较，其结果送到计数器9的输入端；计数器9，用于对可编程分频器5的输出信号进行计数，频率比较器10的输出结果控制计数器的清零，其计数结果送余数比较器8；余数比较器8，用于将计数器9的输出与波形参数存储器3中的余数进行比较，并将其结果作为数据选择器7的控制信号；数据选择器7，用于根据余数比较器8的结果，从存储器3中选择分频预置数到可编程分频器5的预置数端；可编程分频器5，用于以数据选择器7的输出数据作为分频预置数，将分频选择器4的输出信号进行分频，并把其输出信号作为可编程分频器5的置数控制信号、计数器9的输入时钟、占空比比较器11的输入信号；占空比比较器11，用于将可编程分频器5的输出与波形参数存储器3中的占空比数据进行比较，输出满足用户频率和占空比要求的周期性的矩形波或方波信号；倍频器12，用于将占空比比较器11的输出信号进行40倍倍频；波形数据存储器14，用于存储正弦波、三角波等波形的量化数据；地址发生器13，用于按倍频器12输出信号的频率节奏将存放于波形数据存储器14中的量化数据送到数模转换电路15的输入端；数模转换器15，用于在倍频器12输出信号的控制下，将波形数据存储器14中量化的波形数据转换成相应的波形；开关选择电路16，用于从占空比比较器10和数模转换器15的输出信号中选择一路到输出电路17；输出电路17，用于对输出的信号进行滤波、幅度控制、极性变换及负载驱动。

本发明中余数插补比较法产生频率、占空比步进可调的矩形波信号或方波信号的原理如下：

设用户要求产生频率为f、占空比为1∶m的矩形波信号，时基频率为f_CLK1，则

f_CLK1/f＝S...Y    S为商，Y为余数

令S＝DR，Y＝Y1，DR+1＝DF，f＝F1

1(S)＝f_CLK1 T_CLK1＝(DR F1+Y1)T_CLK1

＝DR F1 T_CLK1+(DF-DR) Y1 T_CLK1

＝Y1 DF T_CLK1+(F1-Y1)DR T_CLK1    ...(1)

令T1＝Y1 DF T_CLK1，T2＝(F1-Y1)DR T_CLK1    ...(2)

从(1)、(2)式知要得到T1，可以对f_CLK1进行DF分频，同理要得到T2必须对f_CLK1进行DR分频。在(2)式中表明T1内对CLK1进行DF分频后计数应有Y1个，T2内对CLK1进行DR分频后计数应有(F1-Y1)个，则在这1S时间内CLK1分频后所计的脉冲个数为Y1+(F1-Y1)＝F1＝f，即为用户所需信号频率。

参见图2，它是产生频率、占空比可调的矩形波信号的具体电路图，图中JIEKO为总线接口与译码模块，JICUN为波形参数寄存器模块，CNT为10n(0≤n≤4)分频模块，MUX为频率选择模块。CNT14为14位减1计数器，CNT20为20位加1计数器，CMPY、CMPF为20位比较器，CMPZ为13位比较器。其工作过程如下：设要产生占空比为1∶m、频率为f的矩形波信号，波形参数的计算为：

f_CLK1/f＝DR[12..0]...Y1[19..0]，取DR[12..0]+1→DF[12..0]，f→F1[19..0]

因占空比为1∶m，现以CNT14中完成信号计时，CNT14输入时钟CLK1的频率为f_clk1，若输出信号的高电平时间为X×T_clk1，CNT14计数初数为DF，则1∶m＝X×T_clk1∶DF×T_CLK1，X＝DF/m，[X]→Z1[12..0]，[X]为X第一位小数4舍5入后取整。当用户输入信号参数后，PC机根据软件计算出来的DF、DR、Z1、F1、Y1参数自动送到波形参数寄存器，CNT14为14位二进制同步减法计数器，其计数使能CNT_EN、时钟使能CLK_EN均为高电平有效，Q13为预置数命令端，当Q13＝1预置命令有效。CNT20为20位二进制加法计数器，CMPZ、CMPF、CMPY模块均为功能相同的数据比较器，CMPY余数比较器中，当Y1＞Y0时SEL1＝1，否则SEL1＝0，BUSMUK模块为选择器，当SEL＝1时选datab，否则选dataa。

现以开机时Q13＝1、Y0为全0来分析信号产生过程。

因Q13＝1，Y0＝0，则SEL1＝1，DATA[12..0]＝DF[12..0]，因Q13是高电平有效，所以CNT14立即将DF数据装载到CNT14，装载后立即使Q13＝0，以后便在CLK1时钟下按DF初值作减1计数。当Z0减到0再减1，Q13＝1，再重装DF→CNT14...此时在CMPZ中，当Z1＞Z0时，OUTA＝OUT2＝1，否则OUTA＝OUT2＝0，故OUT2输出高电平时间为[DF/m]T_CLK1，低电平时间为(DF-[DF/m])×T_CLK1，则OUT2的占空比为1∶m就得基本满足。Q13的每一次上跳又使CNT20加1，当Y1＞Y0时SEL＝1，使CNT14每次重装DF初值，当Y1≤Y0 SEL1＝0，DATA接通DR，使CNT14每次按DR重装计数，见图3，很明显T1段信号周期为DF×T_CLK1，T2段为DR×T_CLK1。当F1＞F0时CMPF输出F＝1，对CNT20无影响，当某时刻CNT14在Q13＝1时再装DR时，Q13同时使CNT20加1后有F1≤F0时即CNT20计数到F1时F＝0，它便使CNT20全部异步清0，SEL1＝1，因CNT14装载命令是高电平有效且此时仍有Q13＝1，CNT14便在下一个CLK1有效时又装载DF为初值，重复上述过程，故图3中T1要重复Y1次计数，T2要重复(F1-Y1)次计数，故T周期信号的脉冲个数为F1，而T＝Y1×T1+(F1-Y1)×T2＝Y1×DF×TCLK1+(F1-Y1)×DR×TCLK1因fclk1＝f×DR+Y1＝F1×DR+Y1，所以T＝(Y1+F1×DR)×TCLK1＝fclk1×TCLK1＝1(S)，这说明在1秒时间内正好出现了f个脉冲，且每个脉冲的占空比为1∶m，产生了所要的信号。

本信号发生器在选取50MHz、精度为±5×10^-7的VTX71型晶振，其输出的矩形波经分析和EE3347型多功能计数器测试，其主要技术参数为：

1、频率1Hz～1MHz、步进1Hz、准确度10^-3。

2、当f≤0.5MHz，占空比1％～99％、步进1％、准确度0.5％；

当0.5MHz＜f≤1MHz，占空比2％～98％、步进2％、准确度1％。

3、当f≤0.5MHz，周期准确度1.1％；

当0.5MHz＜f≤1MHz，周期准确度2.1％。

Claims (1)

1、一种用余数插补比较法产生矩形波的虚拟信号发生器，包括：-PC，所述PC包括输入键盘、显示器、处理器等，用于根据用户输入的波形数据产生波形参数数据，并将其存储于波形参数存储器中；-总线接口与译码电路，用于完成PC总线的隔离、驱动、译码和复位；-晶振电路，用于产生一个精确的时钟信号，作为可编程分频器的基准信号；-波形参数存储器，用于存储由PC计算得到的波形参数数据；-波形数据存储器，用于存储量化的波形数据；-计数器，用于以可编程分频器的输出作为时钟信号进行计数，频率比较器的输出结果控制计数器的清零，其计数结果送余数比较器；-数模转换器，用于在倍频器输出信号的控制下，将存储器量化的波形数据转换成相应的波形；-输出电路，用于对开关选择电路输出的信号进行滤波、幅度控制、极性变换及负载驱动；其特征在于：还包括

-余数比较器，用于将计数器的输出与存储器中的余数进行比较，并将其结果作为数据选择器的控制信号；

-数据选择器，用于根据余数比较器的结果，从波形参数存储器中选择分频预置数到可编程分频器的预置数端；

-频率比较器，用于将计数器的输出与存储器中的频率数据进行比较，其结果送到计数器的输入端；

-可编程分频器，用于以数据选择器的输出数据作为分频预置数，将输入信号进行分频，并把其输出信号作为可编程分频器的置数控制信号、计数器的输入时钟、占空比比较器的输入信号；

-占空比比较器，用于将可编程分频器的输出与存储器中的占空比数据进行比较，输出频率和占空比满足要求的周期性的矩形波或方波信号；

-分频选择电路，用于将晶振电路产生的时钟信号分别进行1分频、10分频、100分频、1000分频、10000分频，并根据输入波形参数将其中一路分频信号送到可编程分频器的输入端；

-倍频器，用于将占空比比较器输出的信号进行倍频；

-地址发生器，用于按倍频器输出信号的频率节奏将存放于波形数据存储器中的量化数据送到数模转换器的输入端；

-开关选择电路，用于从占空比比较器和数模转换器的输出信号中选择一路作为输出信号。

Images