CN207742588U

CN207742588U - 一种高精度的高阶曲率补偿的电流模基准的带隙电路结构

Info

Publication number: CN207742588U
Application number: CN201721712539.5U
Authority: CN
Inventors: 任明远; 宋博尊; 秦梦莹
Original assignee: Harbin University of Science and Technology
Current assignee: Harbin University of Science and Technology
Priority date: 2017-12-11
Filing date: 2017-12-11
Publication date: 2018-08-17
Anticipated expiration: 2027-12-11

Abstract

本实用新型公开了一种高精度的高阶曲率补偿的电流模基准的带隙电路结构，包括运算放大器(103)，改进精度的电路(101)，一阶补偿带隙基准电路(100)，高阶补偿带隙电路(102)。其中，一阶补偿带隙基准电路(100)用来产生一个正常工作的基准电压，得到具有一阶温度补偿的电流值，高阶补偿带隙电路(102)，利用V_BE的线性项进行温度补偿，得到一个高阶的温度补偿值；改进精度的电路(101)，通过调节失调电压的大小，从而改变N值增大了电流正比于面积反比之间的积，减小了失调电压的影响，得到一个高精度的高阶曲率补偿的带隙基准电流值。该实用新型与普通的带隙电路相比具有拥有着很大的区别，补偿后的电路的温度和失调电压大小、精度等特性得到了很大的改良。

Description

一种高精度的高阶曲率补偿的电流模基准的带隙电路结构

技术领域

本实用新型涉及一种高精度的高阶曲率补偿的电流模基准的带隙电路结构，其中涉及了一阶补偿带隙基准电路(100)，高阶补偿带隙电路(102)，改进精度的电路(101)，运算放大器(103)，属于模拟集成电路设计与集成系统领域。

背景技术

进入现代科技以来，模拟集成电路设计已经成为人们日常生活中的重要组成部分。在集成电路工艺水平不断地增高之时，高阶曲率补偿，高精度等性能是要实现的，为了使产品更优秀，更能适应市场的新要求，模拟IC设计者们普遍认为提高曲率补偿与精度是一种高效的必须的用来提高电路整体水平的方法，而且对电路的只有微小的影响，虽然说精度不高的电路可以暂时满足要求，但是高阶的曲率补偿也逐渐的被工程师们所要求。同时由于对电路功能以及准确性的有着更高的要求，所以电路的高阶补偿与精度就显得特别重要。

实用新型内容

要本实用新型的目的在与克服现有技术的不足，提供了一种高精度的高阶曲率补偿的电流模基准的带隙电路结构，在原有的基础上同时提升了电路的精度与曲率补偿的阶数，并且采用电流模基准，使得电路可以自由的控制输出电流的大小从而不需要加入缓冲器结构。

本实用新型的上述目的主要是通过以下的方案实现的：

一种高精度的高阶曲率补偿的电流模基准的带隙电路结构，其主要结构包括基本的带隙电路结构，一阶补偿带隙基准电路(100)，高阶补偿带隙电路(102)，改进精度的电路(101)，运算放大器(103)，其中：

带隙基准电流源(104)：产生一个正常工作的基准电压；此条件用于接收一阶补偿电路，传输利用改变的电压值所产生的正温度系数电压，得到具有正温度系数的补偿电流；利用器件本身所具有负温度系数的补偿电流，输出两个相加的值对产生的带隙电流进行温度补偿，利用精度改进电路，得到一个一阶温度补偿的高精度的带隙电流，发送给高阶补偿带隙电路模块，之后得到一个高精度的高阶曲率补偿的带隙基准电流；

运算放大器(103)：使得电路的输入两端获得近似相等的电压；

一阶补偿带隙基准电路(100)：产生一个具有温度补偿的低精度的带隙基准电流源，传输给改进电路精度大小的电路；

改进精度的电路(101)：产生一个具有温度补偿的高精度的带隙基准电流源，传输给改进高阶补偿带隙电路；

高阶补偿带隙电路(102)：产生一个具有高阶温度补偿的高精度的带隙基准电流源。

在上述的一种高精度的高阶曲率补偿的电流模基准的带隙电路结构中，所述的改进精度的电路(101)采用了失调电压对电路的影响从而得到高精度的值。

在上述的一种高精度的高阶曲率补偿的电流模基准的带隙电路结构中，所述的结构在于使用了电流模基准，可自由控制输出大小不需要缓冲器。

在上述的一种高精度的高阶曲率补偿的电流模基准的带隙电路结构中，所述高阶补偿带隙电路(102)采用了曲率补偿，忽略了V_BE的高阶项对带隙电路的影响。

在上述的一种高精度的高阶曲率补偿的电流模基准的带隙电路结构中，所述的一阶补偿带隙基准电路(100)包括PMOS管M1、PMOS管M2、PMOS管M5、电阻R1、电阻R5、电阻R6、电阻R7、电阻R8、电阻R10、BJT管M19、BJT管M20；

PMOS管M1源极接电源，栅极与PMOS管M2、M5栅极相连，漏极与电阻R10一端相连，M2源极与电源相连，漏极与电阻R8一端相连，PMOS管M5源极与电源相连，漏极与电阻R6一端相连，电阻R1一端与R7另一端相连，另一端与地相连，电阻R5一端与R8另一端相连，另一端与地相连，电阻R6另一端与地相连，电阻R10另一端与电阻R7相连，BJT管M19基极与地相连，集电极与地相连，发射极与R7另一端相连，BJT管M20基极与地相连，集电极与地相连，发射极与R8另一端相连。

在上述的一种高精度的高阶曲率补偿的电流模基准的带隙电路结构中，所述的高阶补偿带隙电路(102)包括PMOS管M4、BJT管M21、电阻R3、电阻R4；

其中PMOS管M4源极接电源，栅极与PMOS管M1栅极相连，漏极与BJT管M21发射极相连，BJT管M21基极与地相连，集电极与地相连，电阻R3一端与PMOS管M12栅极相连，电阻R4一端与PMOS管M13栅极相连。

在上述的一种高精度的高阶曲率补偿的电流模基准的带隙电路结构中，所述的改进精度的电路(101)的电路包括PMOS管M3；

其中PMOS管M3源极接电源，栅极与M1栅极相连，漏极与BJT管M20发射极相连。

在上述的一种高精度的高阶曲率补偿的电流模基准的带隙电路结构中，所述的运算放大器(103)包括PMOS管M5、PMOS管M6、PMOS管M11、PMOS管M16、PMOS管M12、PMOS管M13、NMOS管M7、NMOS管M8、NMOS管M9、NMOS管M10、NMOS管M14、NMOS管M15、NMOS管M18、电容C1、电阻R2；

其中PMOS管M5源极与地相连，栅极与PMOS管M6、M11、M16栅极相连，漏极与NMOS管M7漏极相连，PMOS管M6源极与地相连，漏极与NMOS管M8漏极相连，PMOS管M11源极与地相连，漏极与PMOS管M12、M13源极相连，PMOS管M16源极与地相连，漏极与NMOS管M18漏极相连，PMOS管M12栅极与电阻R3一端相连，漏极与NMOS管M22漏极相连，PMOS管M13栅极与电阻R4一端相连，漏极与NMOS管M23漏极相连，NMOS管M7栅极与NMOS管M8栅极相连，源极与NMOS管M9的漏极相连，NMOS管M8，源极与NMOS管M10的漏极相连，NMOS管M9栅极与NMOS管M10的栅极相连，源极与电阻R2的一端相连，NMOS管M10的源极与地相连，NMOS管M14栅极与NMOS管M15的栅极相连，源极与地相连，NMOS管M15的源极与地相连，NMOS管M18的栅极与NMOS管M15的源极相连，源极与地相连，PMOS管M22漏极与NMOS管M14栅极相连，栅极与M9、M23栅极相连，PMOS管M23漏极与NMOS管M15栅极相连，电容C1的另一端与NMOS管M16的漏极相连，电阻R2的另一端与地相连。

与现有技术相比，本实用新型的技术方案具有以下有益效果：

本实用新型分别从提高带隙基准源的精度与曲率补偿出发，分析出了带隙基准电压源的特性以及精度和曲率补偿所需要的电路结构。针对了目前的电路结构使用了一阶补偿带隙电路，高阶补偿带隙电路，改进电路精度大小的电路，运算放大器电路，利用了V_BE的高阶项系数的特性，设计出了一种高精度的高阶曲率补偿的电流模基准的带隙电路结构。同时输出大小是可以调节的，不需要其他结构，从而在实现输出带隙基准电流源时避免了电路精度不够，曲率补偿不够等问题。

附图说明

图1为本实用新型一种高精度的高阶曲率补偿的电流模基准的带隙电路结构示意图；

图2为本实用新型电路结构选择模块的示意图；

图3为经过精度补偿曲率补偿之后的效果图。

具体实施方式

为了进一步的介绍本实用新型的具体内容，电路的结构特性，以及解决现有的电路精度不够，曲率补偿不够等问题。具体结合附图对本实用新型进行详述：

本实用新型提供了一种高精度的高阶曲率补偿的电流模基准的带隙电路结构，用于解决电路精度和曲率补偿的问题。如图2为本实用新型电路结构选择模块的示意图，包括一阶补偿带隙电路，高阶补偿带隙电路，改进电路精度大小的电路，运算放大器电路。

一阶补偿带隙基准电路(100)，用来产生一个正常工作的基准电压，传输利用改变的电压值所产生的正温度系数电压，得到具有正温度系数的补偿电流与器件本身所具有负温度系数的补偿电流，利用两个相加的值对产生的带隙电流进行温度补偿。

高阶补偿带隙电路(102)，利用V_BE的线性项进行补偿，通过BJT的基极电流来实现，与其他曲率补偿相比简化了电路结构，减少了可能导致输出电流产生温度漂移的可能。

改进精度的电路(101)，通过调节失调电压的大小利用了电流之比增加的原理，从而使得N增加，减小了失调电压的影响，来得到一个高精度的高阶曲率补偿的带隙基准电流。

图1为本实用新型一种高精度的高阶曲率补偿的电流模基准的带隙电路结构示意图，由图可知一阶补偿带隙电路包括PMOS管M1、PMOS管M2、PMOS管M5、电阻R1、电阻R5、电阻R6、电阻R7、电阻R8、电阻R10、BJT管M19、BJT管M20；

高阶补偿带隙电路(102)包括PMOS管M4、BJT管M21、电阻R3、电阻R4；

PMOS管M4源极接电源，栅极与PMOS管M1栅极相连，漏极与BJT管M21发射极相连，BJT管M21基极与地相连，集电极与地相连，电阻R3一端与PMOS管M12栅极相连，电阻R4一端与PMOS管M13栅极相连。

改进精度的电路(101)包括PMOS管M3；

PMOS管M3源极接电源，栅极与M1栅极相连，漏极与BJT管M20发射极相连。

运算放大器(103)包括PMOS管M5、PMOS管M6、PMOS管M11、PMOS管M16、PMOS管M12、PMOS管M13、NMOS管M7、NMOS管M8、NMOS管M9、NMOS管M10、NMOS管M14、NMOS管M15、NMOS管M18、电容C1、电阻R2；

PMOS管M5源极与地相连，栅极与PMOS管M6、M11、M16相连，漏极与NMOS管M7漏极相连，PMOS管M6源极与地相连，漏极与NMOS管M8漏极相连，PMOS管M11源极与地相连，漏极与PMOS管M12、M13源极相连，PMOS管M16源极与地相连，漏极与NMOS管M18漏极相连，PMOS管M12栅极与电阻R3一端相连，漏极与NMOS管M22漏极相连，PMOS管M13栅极与电阻R4一端相连，漏极与NMOS管M23漏极相连，NMOS管M7栅极与NMOS管M8栅极相连，源极与NMOS管M9的漏极相连，NMOS管M8，源极与NMOS管M10的漏极相连，NMOS管M9栅极与NMOS管M10的栅极相连，源极与电阻R2的一端相连，NMOS管M10的源极与地相连，NMOS管M14栅极与NMOS管M15的栅极相连，源极与地相连，NMOS管M15的源极与地相连，源极与NMOS管M18的栅极相连，NMOS管M18的栅极与NMOS管M15的源极相连，源极与地相连，PMOS管M22漏极与NMOS管M14栅极相连，栅极与M9、M23栅极相连，PMOS管M23漏极与NMOS管M15栅极相连，电容C1的另一端与NMOS管M16的漏极相连，电阻R2的另一端与地相连。

如图3所示为本实用新型经过高阶曲率补偿和精度补偿后的带隙输出带隙电压波形的示意图，补偿前和补偿后的电路拥有着很大的区别，补偿后的电路的温度和失调电压大小、精度等特性得到了很大的改良。与普通的高精度带隙电路相比它拥有高曲率补偿的特点，与普通的高曲率补偿带隙电路相比它的精度较高。

综上所述为本实用新型的具体实施方案，本实用新型的原理已叙述在以上的说明之中。本实用新型的保护范围不仅仅局限于此。本专业领域的任何设计人员在本实用新型的披露范围内做出的简单的结构变化，均属于本次实用新型之内。因此，本实用新型的保护范围应以权利要求书的范围为准。

Claims

1.一种高精度的高阶曲率补偿的电流模基准的带隙电路结构，其主要结构包括带隙基准电流源(104)，一阶补偿带隙基准电路(100)，高阶补偿带隙电路(102)，改进精度的电路(101)，运算放大器(103)，其中：

2.根据权利要求1所述的一种高精度的高阶曲率补偿的电流模基准的带隙电路结构，其特征在于所述的一阶补偿带隙基准电路(100)包括PMOS管M1、PMOS管M2、PMOS管M5、电阻R1、电阻R5、电阻R6、电阻R7、电阻R8、电阻R10、BJT管M19、BJT管M20；

3.根据权利要求1所述的一种高精度的高阶曲率补偿的电流模基准的带隙电路结构，其特征在于所述的高阶补偿带隙电路(102)包括PMOS管M4、BJT管M21、电阻R3、电阻R4；

4.根据权利要求1所述的一种高精度的高阶曲率补偿的电流模基准的带隙电路结构，其特征在于所述的改进精度的电路(101)包括PMOS管M3；

5.根据权利要求1所述的一种高精度的高阶曲率补偿的电流模基准的带隙电路结构，其特征在于所述的运算放大器(103)包括PMOS管M5、PMOS管M6、PMOS管M11、PMOS管M16、PMOS管M12、PMOS管M13、NMOS管M7、NMOS管M8、NMOS管M9、NMOS管M10、NMOS管M14、NMOS管M15、NMOS管M18、PMOS管M22、PMOS管M23、电容C1、电阻R2；

其中PMOS管M5源极与地相连，栅极与PMOS管M6、M11、M16相连，漏极与NMOS管M7漏极相连，PMOS管M6源极与地相连，漏极与NMOS管M8漏极相连，PMOS管M11源极与地相连，漏极与PMOS管M12、M13源极相连，PMOS管M16源极与地相连，漏极与NMOS管M18漏极相连，PMOS管M12栅极与电阻R3一端相连，漏极与NMOS管M22漏极相连，PMOS管M13栅极与电阻R4一端相连，漏极与NMOS管M23漏极相连，NMOS管M7栅极与NMOS管M8栅极相连，源极与NMOS管M9的漏极相连，NMOS管M8，源极与NMOS管M10的漏极相连，NMOS管M9栅极与NMOS管M10的栅极相连，源极与电阻R2的一端相连，NMOS管M10的源极与地相连，NMOS管M14栅极与NMOS管M15的栅极相连，源极与地相连，NMOS管M15的源极与地相连，NMOS管M18的栅极与NMOS管M15的源极相连，源极与地相连，PMOS管M22漏极与NMOS管M14栅极相连，栅极与M9、M23栅极相连，PMOS管M23漏极与NMOS管M15栅极相连，电容C1的另一端与NMOS管M16的漏极相连，电阻R2的另一端与地相连。