CN207601198U - 一种干簧管寿命检测装置 - Google Patents

Abstract

一种干簧管寿命检测装置，包括控制器单元、4个通断计数单元、人机界面单元、磁控驱动单元、振荡器单元。所述装置能够同时对4个干簧管的通断次数分别进行计数得到通断计数值，并依据通断计数值的计数与干簧管的通断之间不同步次数的多少判断干簧管的通断计数值是否合格来确定干簧管是否失效；通断计数单元中的抗脉冲干扰电路能够滤除计数脉冲中的边沿抖动干扰，保证了干簧管寿命检测的精确性。

Description

一种干簧管寿命检测装置

技术领域

本实用新型涉及测试方法与装置领域，尤其涉及一种干簧管寿命检测装置。

背景技术

干簧管寿命一般在数十万次至几百万次。模拟干簧管的使用条件，通过控制干簧管通断产生电脉冲，通过对电脉冲进行计数，可以测试干簧管寿命。干簧管通断所产生的电脉冲含有边沿抖动，直接对未处理的脉冲进行计数，会产生极大的误差。使用MCU软件延时方式去除抖动脉冲的影响，当MCU需要同时对多个干簧管进行寿命测试时，MCU的软件延时方式会使MCU力不从心。

发明内容

为了解决现有干簧管寿命检测方面所存在的问题，本实用新型提供了一种干簧管寿命检测装置，包括控制器单元、4个通断计数单元、人机界面单元、磁控驱动单元、振荡器单元。

人机界面单元电性连接至控制器单元，用于发出检测命令，显示4个干簧管的寿命；控制器单元电性连接至磁控驱动单元，向磁控驱动单元发出磁控驱动信号，控制4个干簧管的通断；振荡器单元输出采样时钟脉冲至4个通断计数单元；4个通断计数单元分别对4个干簧管的通断进行计数得到4个通断计数值；通断计数单元电性连接至控制器单元，用于控制器单元分别读入4个通断计数单元的通断计数值。

4个通断计数单元的通断计数值均采用三态缓冲方式输出；4个三态缓冲输出端口全部并联至控制器单元的计数数据输入端口；控制器单元发出4个选通控制信号分别连接至4个三态缓冲输出端口的使能控制端。

4个通断计数单元均包括结构与组成相同的脉冲产生电路、抗脉冲干扰电路和三态输出计数电路。脉冲产生电路输出由干簧管通断所产生的初始脉冲至抗脉冲干扰电路；抗脉冲干扰电路对初始脉冲进行脉冲滤波，输出计数脉冲；三态输出计数电路对计数脉冲进行计数，输出通断计数值。

所述抗脉冲干扰电路包括移位寄存器、抗干扰阈值设定器、ROM存储器、RS触发器。移位寄存器的输入为初始脉冲和采样时钟脉冲，输出为5位序列数据；抗干扰阈值设定器输出2位抗干扰阈值；ROM存储器的地址输入为5位序列数据和2位抗干扰阈值，输出为第一置位信号和第二置位信号；RS触发器的输入为第一置位信号和第二置位信号，输出为计数脉冲。

所述ROM存储器有7位地址输入端和2位数据输出端；7位地址输入端中的5个连接至移位寄存器的5位并行输出端，用于输入5位序列数据；7位地址输入端中的另外2个连接至抗干扰阈值选择器输出端，用于输入2位抗干扰阈值；ROM存储器的2位数据输出端分别输出第一置位信号和第二置位信号。

第一置位信号连接至RS触发器的置位输入端，第二置位信号连接至RS触发器的复位输入端；输出脉冲从RS触发器的同相输出端或者反相输出端输出。

所述抗干扰阈值为M，M为大于等于0且小于等于2的整数。ROM存储器的功能是，当输入的5位序列数据中“1”的个数大于等于5-M时，输出的第一置位信号有效；当输入的5位序列数据中“1”的个数小于等于M时，输出的第二置位信号有效。

本实用新型的有益效果是：能够同时对多个干簧管的寿命进行检测；采用抗脉冲干扰电路自动滤除干簧管通断所产生的电脉冲中的边沿抖动干扰，滤除脉冲干扰的效果能够通过改变抗干扰阈值的大小进行调节，保证了干簧管寿命检测的精确性；采用在控制器单元外部设置多个计数器分别对干簧管的通断次数进行计数的方式，同时检测干簧管寿命的干簧管数量不受控制器单元内部计数器数量的限制。

附图说明

图1为干簧管寿命检测装置实施例框图；

图2为1#通断计数单元实施例框图；

图3为1#脉冲产生电路实施例；

图4为移位寄存器实施例；

图5为抗干扰阈值设定器和ROM存储器实施例；

图6为RS触发器实施例；

图7为抗脉冲干扰电路抗干扰效果示意图；

图8为三态输出计数电路实施例，其中，图8(a)为三态输出计数电路实施例1，图8(b)为三态输出计数电路实施例2。

具体实施方式

以下结合附图对本实用新型作进一步说明。所述干簧管寿命检测装置包括控制器单元、 4个通断计数单元、人机界面单元、磁控驱动单元、振荡器单元。人机界面单元电性连接至控制器单元，用于发出检测命令，显示4个干簧管的寿命；控制器单元电性连接至磁控驱动单元，向磁控驱动单元发出磁控驱动信号，控制4个干簧管的通断；振荡器单元输出采样时钟脉冲至4个通断计数单元；4个通断计数单元分别对4个干簧管的通断进行计数得到4个通断计数值；通断计数单元电性连接至控制器单元，控制器单元发出选通控制信号，分别读入4个通断计数单元的通断计数值。4个通断计数单元的通断计数值均采用三态缓冲方式输出；所有通断计数单元的三态缓冲输出端口全部并联至控制器单元的计数数据输入端口；控制器单元发出选通控制信号逐个使能各通断计数单元的三态缓冲输出端口，从计数数据输入端口读入相应的通断计数值。

图1为干簧管寿命检测装置实施例框图，包括控制器单元10、1#通断计数单元11、2# 通断计数单元12、3#通断计数单元13、4#通断计数单元14、人机界面单元15、磁控驱动单元16、振荡器单元17。

人机界面单元15通过控制器单元10的接口I/O1与控制器单元10通信，用于检测命令的发出、参数修改和各干簧管寿命的显示等；控制器单元10通过输出端口OUT2向磁控驱动单元16发出磁控驱动信号，控制1#至4#干簧管的通断；振荡器单元17输出采样时钟脉冲CLK至1#通断计数单元11、2#通断计数单元12、3#通断计数单元13和4#通断计数单元 14；1#通断计数单元11、2#通断计数单元12、3#通断计数单元13、4#通断计数单元14分别对4个干簧管的通断进行脉冲产生、脉冲滤波和通断次数计数；控制器单元10通过输出端口OUT1发出选通控制信号CS1、CS2、CS3、CS4，分别控制1#通断计数单元11、2#通断计数单元12、3#通断计数单元13、4#通断计数单元的通断计数值CV1、CV2、CV3、 CV4通过输入端口IN1送至控制器单元10，IN1为控制器单元的计数数据输入端口。

如图2所示为1#通断计数单元实施例框图。图2中，1#脉冲产生电路100输出由1#干簧管通断所产生的初始脉冲P11；移位寄存器101、ROM存储器102、抗干扰阈值设定器 103、RS触发器104组成抗脉冲干扰电路，对初始脉冲P11进行脉冲滤波，输出计数脉冲 P12；三态输出计数电路105对计数脉冲P12进行计数，受选通控制信号CS1的控制，输出 1#干簧管的通断计数值CV1。

图2的抗脉冲干扰电路中，移位寄存器101包括串行输入端、5位并行输出端、采样时钟脉冲输入端，初始脉冲P11从移位寄存器101的串行输入端输入，采样时钟脉冲CLK从移位寄存器101的采样时钟脉冲输入端输入，移位寄存器101的5位并行输出端输出5位序列数据X1；抗干扰阈值设定器103输出抗干扰阈值M；ROM存储器102的输入为5位序列数据X1和抗干扰阈值M，输出为第一置位信号SE1和第二置位信号RE1；RS触发器104 的输入为第一置位信号SE1和第二置位信号RE1，输出为计数脉冲P12。

图3为1#脉冲产生电路实施例。1#干簧管KA1与负载电阻RA1串联后，并联至供电电源+VCC1和公共地GND，限流电阻R11与稳压管VD1串联后，再并联至负载电阻RA1 两端；从稳压管VD1上输出由1#干簧管通断所产生的初始脉冲P11。干簧管主要用于计数、限位等场合，其负载主要是直流电阻性负载；调整负载电阻RA1的大小，可以调整待检测干簧管KA1的阻性直流负载电流的大小。图3中的KA1为常开开关；KA1换成常闭开关，图3电路仍然可以输出由干簧管通断所产生的初始脉冲P1。脉冲产生电路也可以采用其他能够由干簧管的通断控制产生初始脉冲的电路。

图4为移位寄存器的实施例。图4中，5个D触发器FF1、FF2、FF3、FF4、FF5组成 5位串行移位寄存器，FF1的输入端D为移位寄存器的串行输入端，连接至初始脉冲P11； FF1、FF2、FF3、FF4、FF5的时钟输入端CP并联后，组成移位寄存器的移位脉冲输入端，即移位寄存器的采样时钟脉冲输入端，并连接至采样时钟脉冲CLK；FF1、FF2、FF3、 FF4、FF5的输出端Q分别为x11、x12、x13、x14、x15，图4中，5位序列数据X1由 x11、x12、x13、x14、x15组成。5位序列数据X1为移位寄存器在采样时钟脉冲CLK边沿中的上升沿对初始脉冲P11的最近5次采样值。

图4中D触发器可以用其他触发器来代替，例如，采用5个JK触发器来实现5位的移位寄存器的功能。移位寄存器也可以采用单个或者多个专用的多位移位寄存器来实现，例如，采用1片74HC164或者是1片74HC595，可以实现5位的移位寄存器的功能。

图5为抗干扰阈值设定器和ROM存储器实施例。抗干扰阈值设定器由电阻R91、R90和阈值选择开关K91、K90组成；+VCC为供电电源，GND为公共地。图5中，抗干扰阈值设定器输出的抗干扰阈值M由y11、y10组成；抗干扰阈值M为小于等于2的非负整数，只能在0、1、2之中取值，即y11、y10的取值只能是0、0，或者是0、1，或者是1， 0，通过阈值选择开关K91、K90进行选择设置。抗干扰阈值设定器可以由多位二进制拨码开关，或者是BCD拨码开关，或者是多个普通开关加上拉电阻，或者是控制0、1输出的多个上拉电阻及电路短接点，以及其他类似的电路组成。

图5中，ROM器件FR1组成ROM存储器。ROM存储器的功能是，将抗干扰阈值M 和5位序列数据X1作为地址信号输入，第一置位信号SE1和第二置位信号RE1作为数据输出；ROM存储器根据当前输入的抗干扰阈值M，以及5位序列数据X1中“1”的个数，确定输出的第一置位信号SE1和第二置位信号RE1分别是否有效。

要求FR1有7位地址输入，即图5中FR1的地址输入端A6-A0；要求FR1有2位数据输出端，即图5中FR1的数据输出端D1、D0。设FR1的地址输入端A4、A3、A2、A1、 A0分别输入5位序列数据X1的x15、x14、x13、x12、x11，地址输入端A6、A5分别输入抗干扰阈值M的y11、y10，FR1的数据输出端D1、D0分别为第一置位信号SE1和第二置位信号RE1，则FR1中各地址单元的内容见表1。表1中，D1、D0输出的第一置位信号 SE1和第二置位信号RE1均为高电平有效。

表1 ROM存储器存储单元内容

以ROM存储器中存储单元0110000为例，M部分为地址的高2位，数值是1；地址低 5位5位序列数据部分“1”的个数为1，不满足大于等于5-M的条件，因此D1＝0；满足小于等于M的条件，因此D0＝1。再以ROM存储器中存储单元0001001为例，存储单元地址中M的数值是0；存储单元地址中的5位序列数据部分为地址的低5位，其中“1”的个数为2；由于5位序列数据中“1”的个数不满足大于等于5-M的条件，因此D1＝0；由于5位序列数据中“1”的个数不满足小于等于M的条件，因此D0＝0。

当抗干扰阈值M为0时，地址A6、A5输入的y11、y10为0、0，此时，当5位序列数据X1中“1”的个数等于5时，输出SE1为高电平，否则SE1为低电平，表1中，只有地址A6-A0为0011111时才满足此条件；当5位序列数据X1中“1”的个数等于0时，输出 RE1为高电平，否则RE1为低电平，表1中，只有地址A6-A0为0000000时才满足此条件。

当抗干扰阈值M为1时，地址A6、A5输入的y11、y10为0、1，此时，当5位序列数据X1中“1”的个数大于等于4时，输出SE1为高电平，否则SE1为低电平，表1中，地址A6-A0为0101111、0110111、0111011、0111101、0111110、0111111时满足此条件；当 5位序列数据X1中“1”的个数小于等于1时，输出RE1为高电平，否则RE1为低电平，表1中，地址A6-A0为0100000、0100001、0100010、0100100、0101000、0110000时才满足此条件。

当抗干扰阈值M为2时，地址A6、A5输入的y11、y10为1、0，此时，当5位序列数据X1中“1”的个数大于等于3时，输出SE1为高电平，否则SE1为低电平，表1中，地址A6-A0中共有1000111、1001011等16个地址输入满足此条件；当5位序列数据X1中“1”的个数小于等于2时，输出RE1为高电平，否则RE1为低电平，表1中，地址A6-A0 中共有1000000、1000001等16个输入满足此条件。

将表1中各存储单元存储的D1、D0内容反相，即0变1、1变0时，输出的第一置位信号SE1和第二置位信号RE1均为低电平有效。M只能在0、1、2之中取值，即y11、y10 的取值不能是1、1。表1中的M只在0、1、2之中取值，共使用了ROM存储器中的96个存储单元。为避免在设置M时误将M设置为3，即把干扰阈值选择单元中的阈值选择开关 K91、K90全部断开时，系统出现不可预知的情况，在确定ROM存储器中存储单元内容时，可以将M被误设置为3的情况当成M为0，或者为1，或者为2中的一种进行确定。例如，M被误设置为3时，将其作为M＝2的情况进行处理；以ROM存储器中存储单元 1110010为例，存储单元地址中的抗干扰阈值M部分为地址的高2位，故M的数值误设为3，取M＝2；存储单元地址中的5位序列数据部分为地址的低5位，其中“1”的个数为2；由于5位序列数据中“1”的个数不满足大于等于5-M的条件，因此D1＝0；由于满足5位序列数据中“1”的个数小于等于M的条件，因此D0＝1。当考虑M的误设置情况，ROM 存储器的高2位包括00、01、10、11种情况时，共使用了ROM存储器中的128个存储单元，即包括了7位二进制地址输入所对应的所有单元。

抗干扰阈值M的各二进制位和5位序列数据的各二进制位与ROM存储器的二进制地址各位之间的对应关系可以采用任意的一一对应关系。例如，可以将M的y11、y10与地址输入端A1、A0分别对应，X1的x15、x14、x13、x12、x11与地址输入端A6、A5、A4、 A3、A2分别一一对应；或者是将M的y11、y10与地址输入端A1、A0分别对应，X1的 x11、x12、x13、x14、x15与地址输入端A6、A5、A4、A3、A2分别一一对应；或者是将y11、x14、x15、x11、x12、y10、x13与地址输入端A6、A5、A4、A3、A2、A1、A0分别一一对应，等等。

图6为RS触发器实施例，由或非门FO1、FO2组成，第一置位信号SE1和第二置位信号RE1均高电平有效。当SE1有效、RE1无效时，将从同相输出端FO2输出的计数脉冲 P12置为1；SE1无效、RE1有效时，将计数脉冲P12置为0；当SE1和RE1均无效时，计数脉冲P12的状态不变。RS触发器也可以采用其他形式的RS触发器。

图6中，计数脉冲P12与初始脉冲P11之间为同相关系。如果计数脉冲P12从反相输出端，即或非门FO1输出，则功能为，当SE1有效、RE1无效时，将计数脉冲P12置为 0；SE1无效、RE1有效时，将计数脉冲P12置为1；当SE1和RE1均无效时，计数脉冲 P12的状态不变；此时计数脉冲P12与初始脉冲P11之间为反相关系。

从表1可以看出，由于抗干扰阈值M为小于等于2的非负整数，第一置位信号SE1和第二置位信号RE1不可能同时有效，因此，RS触发器的输出不会出现逻辑状态不确定的情况。

图7为抗脉冲干扰电路的抗干扰效果示意图。设抗干扰阈值M选择1，当5位序列数据 X1中“1”的个数大于等于4时，SE1有效，将计数脉冲P12置为1；当5位序列数据X1 中“1”的个数小于等于1时，RE1有效，将计数脉冲P12置为0；当5位序列数据X1中“1”的个数大于1且小于4时，SE1和RE1均无效，计数脉冲P12维持状态不变。图7中给出了12个采样时钟脉冲CLK对初始脉冲P11的采样结果，以及得到的计数脉冲P12。设在图7中CLK的采样点1之前采样得到的5个序列数据X1均为0，计数脉冲P12为0。图7中，初始脉冲P11在CLK的采样点4之后开始从0变1，从0变1过程中出现了2次边沿抖动，其中的第1个正窄脉冲被采样到，采样点5的值为1；第2个正窄脉冲宽度小于采样周期且处于第5和第6采样点之间，未影响序列数据X1的采样结果，即采样过程自动滤除了该正窄脉冲干扰，采样点6的值为0。图7中，在时钟脉冲CLK的采样点1至采样点12 采样得到的5位序列数据X1、5位序列数据X1中“1”的个数X2和计数脉冲P12见表2。

表2采样点1-12的5位序列数据X1、X1中“1”的个数X2和计数脉冲P12

观察表2中采样点的情况，在采样点1-6，X2小于等于1，RE1有效，SE1无效，P12 被置为0；在采样点7-9，X2大于1且小于4，SE1、RE1均无效，P12维持为0；在采样点 9-12，X2大于等于4，SE1有效，RE1无效，P12被置为1。显然，在连续的5个序列数据 X1值中，直到图7的采样点9，才满足5位序列数据X1中“1”的个数大于等于4的条件，第一置位信号SE1有效，计数脉冲P12由0变1。

图7给出的是抗脉冲干扰电路在初始脉冲P11为0时的抗正脉冲干扰效果，以及初始脉冲P11由0变为1的条件与过程。抗脉冲干扰电路在初始脉冲P11为1时的抗负脉冲干扰效果，以及初始脉冲P11由1变为0的条件与过程，与初始脉冲P11为0时的抗正脉冲干扰效果，以及初始脉冲P11由0变为1的条件与过程相同。设在时钟脉冲CLK的采样点31之前 CLK对初始脉冲P11的5个采样值均为1，计数脉冲P12为1，采样点31至采样点42采样得到的5位序列数据X1、5位序列数据X1中“1”的个数X2和计数脉冲P12见表3。

表3采样点31-42的5位序列数据X1、X1中“1”的个数X2和计数脉冲P12

观察表3中采样点的情况，在采样点31-32，X2大于等于4，SE1有效，RE1无效， P12被置为1；在采样点33-38，X1大于1且小于4，SE1、RE1均无效，P12维持为1；在采样点39-42，X2小于等于1，RE1有效，SE1无效，P12被置为0。

以计数脉冲P12与初始脉冲P11之间为同相关系为例做进一步的说明。当初始脉冲P11、计数脉冲P12均为0时，在连续5次采样中，只要单个或者多个正脉冲干扰形成的采样结果未造成5位序列数据X1中“1”的个数大于等于5-M，则计数脉冲P12不会变为1；初始脉冲P11、计数脉冲P12均为1时，在连续5次采样中，只要单个或者多个负脉冲干扰形成的采样结果未造成5位序列数据X1中“1”的个数小于等于M，则计数脉冲P12 不会变为0。当P11、P12都为低电平时，只要在P11中出现的正脉冲使连续5个P11采样值中有大于等于5-M个为1时，能够从P12输出与该P11中正脉冲相对应的正脉冲；当 P11、P12都为高电平时，只要在P11中出现的负脉冲使连续5个P11采样值中有小于等于 M个为1时，能够从P12输出与该P11中负脉冲相对应的负脉冲。当初始脉冲P11已经由0 变为1，或者是由1变为0之后，计数脉冲P12需要在5位序列数据X1中“1”的个数大于等于5-M，或者是小于等于M条件满足之后，才将计数脉冲P12从0变1，或者是将计数脉冲P12从1变0，有几个采样脉冲周期的延迟。当抗干扰阈值M取值越大时，抗脉冲干扰电路将计数脉冲P12从0变1以及从1变0的条件更加严格，抗正脉冲和抗负脉冲干扰的效果更好，但计数脉冲P12相对于初始脉冲P11的延迟时间越大；反之，M取值变小时，抗正脉冲和抗负脉冲干扰的效果变小，但计数脉冲P12相对于初始脉冲P11的延迟时间变小。

图8为三态输出计数电路实施例。图8(a)为三态输出计数电路实施例1，由计数器FC1和非门FN1组成，FC1为带三态输出的8位二进制计数器74HC590。FC1的计数允许端CCKEN输入0，清0控制端CCLR输入1，FC1工作在加计数状态。计数脉冲P12直接连接至FC1的计数脉冲输入端CCK，FC1在计数脉冲P12的上升沿加1计数，得到通断计数值。计数脉冲P12经非门FN1连接至FC1数据锁存端RCK，内部计数器的内容在计数脉冲P12的下降沿被锁存至输出锁存器。选通控制信号CS1连接至FC1的输出使能控制端 G，CS1为低电平时，FC1将输出锁存器中的通断计数值CV1从Q7-Q0输出；CS1为高电平时，FC1的Q7-Q0为高阻状态。三态输出计数电路实施例1输出的通断计数值为8位二进制计数值。

图8(b)为三态输出计数电路实施例2，由计数器FC2和三态缓冲器FB1组成，FC2 为4位二进制计数器74HC161，FB1为三态缓冲器74HC244。FC2的计数控制端CTP和 CTR，以及清0控制端CR、置数控制端LD均连接至1，FC2工作在加计数状态。计数脉冲 P12直接连接至FC2的计数脉冲输入端CP，FC2在计数脉冲P12的上升沿加1计数，得到通断计数值。三态缓冲器FB1的4位数据输入端A3-A0分别连接至计数器FC2的4位计数值输出端Q3-Q0，选通控制信号CS1连接至FB1的输出使能控制端1G，CS1为低电平时， FB1将计数器FC2输出的通断计数值CV1从Y3-Y0输出；CS1为高电平时，FB1的Y3- Y0为高阻状态。三态输出计数电路实施例2输出的通断计数值为4位二进制计数值。

干簧管寿命检测装置实施例中，2#通断计数单元、3#通断计数单元和4#通断计数单元采用与1#通断计数单元相同的电路组成与结构，即所有通断计数单元中都包括有脉冲产生电路、抗脉冲干扰电路和三态输出计数电路；所有脉冲产生电路、抗脉冲干扰电路、三态输出计数电路的组成与结构均相同。

振荡器单元用于输出采样时钟脉冲CLK，可以选择各种多谐振荡器中的任何一种来组成振荡器单元。初始脉冲来自于干簧管的通断控制输出，设控制器单元控制干簧管通断的频率低于10Hz，其形成的脉冲高电平、低电平宽度接近或者大于50ms，干簧管通断时的抖动干扰不超过5ms，因此，可以选择采样时钟脉冲CLK的周期为5ms左右。

人机界面单元优选使用触摸屏，采用RS485或者是RS232与控制器单元进行通信。人机界面单元也可以选择由按键电路和液晶显示器共同组成。

磁控驱动单元由电磁铁及其驱动电路组成。可以采用1个干簧管由1个电磁铁及其驱动电路进行通断控制，也可以采用1个电磁铁及其驱动电路同时对多个干簧管进行通断控制，整体实现对4个干簧管的通断控制。电磁铁产生的磁场应该保证对应控制的干簧管能够可靠动作，磁控驱动单元应该保证4个干簧管能够可靠动作。

所有通断计数单元的通断计数值均采用三态缓冲方式输出；所有通断计数单元的三态缓冲输出端口全部并联至控制器单元的计数数据输入端口，控制器单元发出选通控制信号分别使能各通断计数单元的三态缓冲输出端口，从计数数据输入端口读入被使能三态缓冲输出端口输出的通断计数值。三态输出计数电路实施例1中的通断计数值为8位二进制数据，通断计数单元的三态缓冲输出端口、控制器单元的计数数据输入端口均为8位并行端口；三态输出计数电路实施例2中的通断计数值为4位二进制数据，通断计数单元的三态缓冲输出端口、控制器单元的计数数据输入端口均为4位并行端口。

控制器单元逐个使选通控制信号CS1、CS2、CS3、CS4有效，使能各通断计数单元的三态缓冲输出端口，然后从计数数据输入端口IN1读入相应的通断计数值。

控制器单元用于对整个干簧管寿命检测装置进行控制，实现干簧管寿命检测方法。控制器单元优选使用单片机作为核心来组成，控制器单元的核心也可以选择ARM，或者是 DSP，或者是可编程序控制器。干簧管寿命检测的步骤包括：

步骤1，初始化，包括将4个干簧管的检测标志均置为在检状态，寿命计数器清0，第一次读取4个通断计数值；

步骤2，控制4个干簧管通断一次，同时对4个干簧管的通断次数分别进行计数得到4 个通断计数值；寿命计数器进行加1计数；

步骤3，读取当次的4个通断计数值；

步骤4，逐个对检测标志为在检状态的干簧管是否失效进行判断；将本次被判断为失效干簧管的检测标志置为停检状态，同时将当前寿命计数器的计数值作为该次被判断为失效干簧管的寿命值；

步骤5，4个干簧管的检测标志中仍有在检状态者，返回步骤2，否则停止检测。

控制4个干簧管通断一次，是指控制器单元通过磁控驱动单元发出使干簧管通、断一次的磁控信号。寿命计数器为控制器单元中的一个软件计数器，控制器单元发出使干簧管通、断一次的磁控信号，寿命计数器计数值加1。同时对4个干簧管的通断次数分别进行计数得到4个通断计数值，由控制器单元之外的4个通断计数单元分别进行。

对检测标志为在检状态的干簧管是否失效进行判断，方法是，待判断干簧管的当次通断计数值与前次通断计数值不是增1关系时，则该干簧管失效，否则未失效；方法或者是，待判断干簧管连续K次的当次通断计数值与前次通断计数值不是增1关系时，则该干簧管失效，否则未失效；所述K为大于等于2的整数。通断计数值采用的是循环加计数方式，通断计数值达到三态输出计数电路的最大值后再加1会溢出变为0；以三态输出计数电路实施例2输出的4位二进制通断计数值为例，其最大值为1111，满足增1关系的下一次通断计数值为0。读取的当次4个通断计数值中，对于检测标志为停检状态的干簧管是否失效，控制器单元不再进行判断与处理。

对检测标志为在检状态的干簧管是否失效进行判断，也可以采用如下方法：待判断干簧管累计W次的当次通断计数值与前次通断计数值不是增1关系时，则该干簧管失效，否则未失效；所述W为大于等于2的整数。

对检测标志为在检状态的干簧管是否失效进行判断，还可以采用如下方法：待判断干簧管被控制通断的次数与其通断计数值之间的误差小于E，则该干簧管未失效，否则失效；E 为大于等于1且小于等于G/2(G除以2)的整数。当前寿命计数器的计数值为待判断干簧管被控制通断的次数。具体的判断方法是，设通断计数值的最大计数值为G，将当前寿命计数器的计数值对G取模，得到余数Q；读取的待判断干簧管通断计数值为V，则当|V- Q|<E，或者是|V-(Q-G)|<E，或者是|V-(Q+G)|<E三者之一得到满足时，则该干簧管未失效，否则失效。通断计数值采用的是循环加计数方式，通断计数值达到三态输出计数电路的计数最大值G后再加1会溢出变为0；以三态输出计数电路实施例2输出的4位二进制通断计数值为例，其最大值为1111，下一次通断计数值为0；上述判断表达式中，将V与Q-G 进行比较，是抵消V值加计数溢出后较小、而Q值较大的影响；将V与Q+G进行比较，是抵消V值较大、而Q值对G取模后较小的影响。确定了误差E后，通断计数值的最大计数值G必须大于E的2倍；例如，确定E为3，则通断计数值的最大计数值G必须大于6，此时，十进制BCD计数器，或者是3位以上的二进制计数器均满足要求。

控制器单元、人机界面单元可以根据需要实现干簧管的NO、NC占空比(即设置吸合时间和释放时间比例)调整与显示，失效判断方式选择及失效判断参数设置与显示，干簧管的通断周期设置与显示等。

为减小体积，提高可靠性，优选将4个通断计数单元、振荡器单元、选通控制单元中的全部，或者是部分功能采用PAL、GAL、CPLD、FPGA，或者是其他可编程逻辑器件、逻辑单元来实现。

除说明书所述的技术特征外，均为本领域技术人员所掌握的常规技术。例如，选择控制器单元的控制器，设计相关的外围控制电路和根据给出的干簧管寿命检测步骤与方法编制程序实现其功能；选择或者设计选通控制单元电路，满足译码选通的要求；选择或者设计振荡器单元的多谐振荡器，输出满足要求的采样时钟脉冲CLK；选择或者设计磁控驱动单元的电磁铁及其驱动电路，实现对L个干簧管进行通断控制的要求；选择人机界面单元的组成与电路结构，与控制器单元相连接，实现相应的功能；等等，均是本领域技术人员所掌握的常规技术。

Claims (6)

1.一种干簧管寿命检测装置，其特征在于：包括控制器单元、4个通断计数单元、人机界面单元、磁控驱动单元、振荡器单元；

人机界面单元电性连接至控制器单元，用于发出检测命令，显示4个干簧管的寿命；控制器单元电性连接至磁控驱动单元，向磁控驱动单元发出磁控驱动信号，控制4个干簧管的通断；振荡器单元输出采样时钟脉冲至4个通断计数单元；4个通断计数单元分别对4个干簧管的通断进行计数得到4个通断计数值；通断计数单元电性连接至控制器单元，用于控制器单元分别读入4个通断计数单元的通断计数值。

2.根据权利要求1所述的干簧管寿命检测装置，其特征在于：4个通断计数单元的通断计数值均采用三态缓冲方式输出；4个三态缓冲输出端口全部并联至控制器单元的计数数据输入端口；控制器单元发出4个选通控制信号分别连接至4个三态缓冲输出端口的使能控制端。

3.根据权利要求1-2中任一项所述的干簧管寿命检测装置，其特征在于：4个通断计数单元均包括结构与组成相同的脉冲产生电路、抗脉冲干扰电路和三态输出计数电路；

脉冲产生电路输出由干簧管通断所产生的初始脉冲至抗脉冲干扰电路；抗脉冲干扰电路对初始脉冲进行脉冲滤波，输出计数脉冲；三态输出计数电路对计数脉冲进行计数，输出通断计数值。

4.根据权利要求3所述的干簧管寿命检测装置，其特征在于：所述抗脉冲干扰电路包括移位寄存器、抗干扰阈值设定器、ROM存储器、RS触发器；

移位寄存器的输入为初始脉冲和采样时钟脉冲，输出为5位序列数据；抗干扰阈值设定器输出2位抗干扰阈值；ROM存储器的地址输入为5位序列数据和2位抗干扰阈值，输出为第一置位信号和第二置位信号；RS触发器的输入为第一置位信号和第二置位信号，输出为计数脉冲。

5.根据权利要求4所述的干簧管寿命检测装置，其特征在于：所述ROM存储器有7位地址输入端和2位数据输出端；7位地址输入端中的5个连接至移位寄存器的5位并行输出端，用于输入5位序列数据；7位地址输入端中的另外2个连接至抗干扰阈值选择器输出端，用于输入2位抗干扰阈值；ROM存储器的2位数据输出端分别输出第一置位信号和第二置位信号。

6.根据权利要求5所述的干簧管寿命检测装置，其特征在于：第一置位信号连接至RS触发器的置位输入端，第二置位信号连接至RS触发器的复位输入端；计数脉冲从RS触发器的同相输出端或者反相输出端输出。