CN207543140U - 载人潜水器串口数据采集与转发装置 - Google Patents

Abstract

本实用新型涉及载人潜水器串口数据采集与转发装置，该装置安装于载人潜水器载人舱中，用于采集传感器串口数据。其核心电路由FPGA核心模块、PHY模块、RJ45接口模块组成，可以采集并处理多路传感器串口数据(采集通道数目可根据情况自由调节)，并将数据通过以太网以UDP数据包的形式发送给航控计算机。本实用新型具有体积小、集成度高、拓展性强、参数设置灵活、可靠性高等特点。

Description

载人潜水器串口数据采集与转发装置

技术领域

本实用新型涉及载人潜水器控制领域，具体的说是一种载人潜水器串口数据处理与转换装置，利用FPGA高速、并行、引脚资源丰富、灵活性强的特性，同时采集并处理多路传感器串口数据，实现以太网MAC(媒体访问控制)并提供控制PHY(物理层)芯片的MII(媒体独立接口)总线，利用速度远高于串口的以太网，将数据以UDP数据包的形式发送给航控计算机。为载人潜水器控制提供稳定可靠、高效率、高拓展性的传感器串口数据处理服务。

背景技术

载人潜水器用于实现在水下的载人航行、科考、勘探作业等工作，在载人潜水器正常工作时，航控计算机需要处理各种传感器数据。由于串口结构简单、传输距离长、抗干扰能力强等优势，传感器通常使用串行接口进行通信。但由于串口通信速度较慢，航控计算机串口资源有限，所以直接在航控计算机上采集串口数据效率太低。因此需要一种能够有效同时采集多路串口数据，并且能与航控计算机高度通信的装置。另外，随着载人潜水器的发展，下潜深度越来越大，对载人舱的抗压能力要求也越来越高，舱内空间势必越来越有限，因此对装置的体积与集成度要求也越来越高。

实用新型内容

为了克服上述问题，本实用新型要解决的技术问题是提供一种应用于载人潜水器，体积较小、集成度较高，能够同时采集多路串口数据，并且能够与航控计算机进行网络通信的载人潜水器串口数据采集与转发装置。

本实用新型为实现上述目的所采用的技术方案是：载人潜水器串口数据采集与转发装置，包括顺序连接的FPGA核心模块，PHY模块，RJ45接口模块；

所述FPGA核心模块，设有多路可拓展串口数据采集通道、一个MII总线端口；所述可拓展串口数据采集通道对应的串口输入端连接传感器串口，所述MII总线端口连接PHY模块；

所述PHY模块设有一个MII总线端口，一个MDI端口；所述MII总线端口连接FPGA核心模块，所述MDI端口连接RJ45网线接口模块。

所述RJ45接口模块含有一个MDI输入端口和一个MDI输出端口；MDI输入端口连接PHY模块，MDI输出端口用于连接计算机。

所述FPGA核心模块包括待发送数据解析模块、UDP发送数据双端口RAM模块、UDP发送模块、UDP接收模块、UDP接收FIFO存储器模块、UDP接收数据解析模块和多个可拓展串口数据采集通道；所述可拓展串口数据采集通道包括串口数据采集模块以及与其连接的串口数据FIFO存储器模块；

所述串口数据采集模块、串口数据FIFO存储器模块、待发送数据解析模块、UDP发送数据双端口RAM模块、UDP发送模块顺序连接；所述UDP接收模块、UDP接收FIFO存储器模块、UDP接收数据解析模块、待发送数据解析模块顺序连接；所述UDP接收数据解析模块与串口数据采集模块连接；所述待发送数据解析模块与UDP发送模块连接；所述UDP接收模块与UDP发送模块均与MII总线端口连接。

所述串口数据采集模块包括顺序连接的执行子模块、控制子模块，所述执行子模块与传感器串口连接，控制子模块与串口数据FIFO存储器模块、UDP接收数据解析模块连接。

所述待发送数据解析模块包括反馈消息解析子模块、UDP发送控制子模块和多个串口数据解析子模块；

所述反馈消息解析子模块、串口数据解析子模块均与UDP发送控制子模块连接；所述反馈消息解析子模块与UDP接收数据解析模块连接，串口数据解析子模块与串口数据FIFO存储器模块、UDP接收数据解析模块连接；UDP发送控制子模块与UDP发送数据双端口RAM模块、UDP发送模块连接。

本实用新型具有以下有益效果及优点：

1、体积小，集成度高。本实用新型占用体积较小，并且在有限的体积内，完成了对多路串口的处理工作。

2、拓展性强。本实用新型可根据情况，增减串口输入节点数量。

3、参数设置灵活。本实用新型内部参数可通过网络通信随时进行设置。

4、可靠性高。本实用新型采用并行逻辑，对最多24个串口输入信号进行处理，互不干扰；每路串口通过缓存传递数据，保证了数据的完整性；网络通信接口具有电气隔离功能，保证装置的安全性。

附图说明

图1是载人潜水器串口数据采集与转发装置总体结构图；

图2是FPGA内部结构原理图；

图3是串口数据采集模块内部原理图；

图4是待发送数据解析模块内部原理图。

具体实施方式

下面结合附图及实施例对本实用新型做进一步的详细说明。

如图1所示，一种载人潜水器串口数据采集与转发装置，包括顺序连接的FPGA核心模块，PHY模块，RJ45接口模块。

所述的FPGA核心模块设有多路可拓展串口数据采集通道(最多24路)、一个MII总线端口。所述串口输入端用于连接经隔离转换后的传感器串口输入信号，所述MII总线端口用于连接PHY模块。

所述PHY模块设有一个MII总线端口，一个MDI端口。所述MII总线端口用于连接FPGA核心模块，所述MDI端口用于连接RJ45网线接口模块。

所述RJ45接口模块含有一个MDI输入端口和一个MDI输出端口。MDI输入端口用于连接PHY模块，MDI输出端口用于连接计算机。

当水下机器人正常工作时，各种传感器会以一定的周期不断发送串口数据，载人潜水器串口数据采集与转发装置通过处理经过隔离与电平转换处理的串口数据，并将其通过网络接口以UDP数据包的形式发送给航控计算机，以便航控计算机了解这些传感器的反馈信息，并根据这些反馈信息对水下机器人进行控制。本装置可以提供高效、稳定、精确的串口数据处理与网络发送服务。本装置利用FPGA运行速度快、引脚资源丰富、引脚管理灵活、内部程序并行运行等优势，实现快速处理多路串口数据，并以UDP数据包的形式与航控计算机进行网络通信的功能。

所述载人潜水器串口数据采集与转发装置，包括顺序连接的FPGA核心模块，PHY(物理层)模块，RJ45接口模块。

所述FPGA核心模块包括可自由增减的多个串口数据采集接口(最多24路)，MII总线接口。所述串口数据采集接口用于连接经过隔离转换处理的传感器串口；所述MII总线用于连接PHY模块。

所述FPGA核心模块，用于通过所述串口数据采集接口采集串口数据，将其转换成并行数据并按照一定方式进行打包；实现网络通信协议栈；通过MII总线接口发送端控制PHY模块实现UDP数据发送功能；通过MII总线接口接收端接收并解析航控计算机通过PHY模块发送过来的UDP数据包；根据数据包内容进行内部参数的设置，并生成相应的消息反馈，通过MII总线发送端控制PHY模块进行发送。

所述参数包括串口波特率和UDP数据包打包方式。

所述打包方式包括定长打包，等待数据超时打包，特定起始符打包等。

所述PHY模块包括MII总线接口、MDI接口。所述MII总线接口用于连接FPGA核心模块；MDI接口用于连接RJ45接口。

所述PHY模块用于通过MII总线接口在FPGA核心模块的控制下，通过MDI接口提供网络通信的最底层标准接口。

所述RJ45接口模块包括MDI输入接口、MDI输出接口。所述MDI输入接口用于连接PHY模块；所述MDI输出接口用于连接网线。

所述RJ45接口模块用于通过MDI输出接口提供网线接口，并实现电气隔离功能。

如图2所示，所述FPGA核心模块包括可自由增减的多个串口数据采集模块(最多24路)、与串口数据采集模块对应的串口数据FIFO存储器模块、待发送数据解析模块、UDP发送数据双端口RAM模块、UDP发送模块、UDP接收模块、UDP接收FIFO存储器模块、UDP接收数据解析模块。

如图3所示，所述串口数据采集模块包括串口数据采集接口，FIFO存储器写入接口，波特率设置接口。所述串口数据采集接口即所述FPGA核心模块的串口数据采集接口，用于连接经过隔离转换处理的传感器串口；所述FIFO存储器写入接口用于连接对应的串口数据FIFO存储器模块；所述波特率设置接口用于连接UDP接收解析模块。

所述串口数据采集模块用于根据所述波特率设置接口提供的波特率值，通过所述串口数据采集接口采集串口数据，将串口数据帧中的有效数据解析出来，转换成8位并行数据，并通过所述FIFO存储器写入接口写入串口数据FIFO存储器模块中。

所述串口数据FIFO存储器模块，包括FIFO写入接口和FIFO读取接口。所述FIFO写入接口用于连接串口数据采集模块；所述FIFO读取接口用于连接待发送数据解析模块。

所述串口数据FIFO存储器模块用于缓存串口数据，保证数据在传递给后级模块过程中，后级模块处于其它工作状态下，无法及时读取时的完整性。

如图4所示，所述待发送数据解析模块，包括多个FIFO读取接口(与串口采集通道数目对应)、双端口RAM写入接口、打包方式设置接口、消息反馈接口、UDP发送控制接口。所述FIFO读取接口用于连接串口数据FIFO存储器模块；双端口RAM写入接口用于连接UDP发送数据双端口RAM模块；打包方式设置接口用于连接UDP接收数据解析模块；消息反馈接口用于连接UDP接收数据解析模块；UDP发送控制接口用于连接UDP发送模块。

所述待发送数据解析模块用于通过所述FIFO读取接口从串口数据FIFO存储器模块中读取数据，根据所述打包方式设置接口提供的方式打包，通过所述双端口RAM写入接口写入UDP发送数据双端口RAM模块中，写入完成后通过UDP发送控制接口控制UDP发送模块完成发送；根据消息反馈接口提供的消息编码和控制信号，生成相应的反馈信息，通过双端口RAM写入接口打包写入UDP发送数据双端口RAM模块中，写入完成后通过UDP发送控制接口控制UDP发送模块完成发送。

所述UDP发送数据双端口RAM模块，包括双端口RAM写入接口和双端口RAM读取接口。所述双端口RAM写入接口用于连接待发送数据解析模块；所述双端口RAM读取接口用于连接UDP发送模块。

所述UDP发送数据双端口RAM模块用于缓存待发送的UDP数据包中的用户数据，保证数据在传递给后级模块过程中，后级模块处于其它工作状态下，无法及时读取时的完整性。

所述UDP发送模块包括双端口RAM读取接口、UDP发送控制接口、MII总线接口发送端。所述双端口RAM读取接口用于连接UDP发送数据双端口RAM模块；所述UDP发送控制接口用于连接待发送数据解析模块；所述MII总线接口发送端用于连接PHY模块。

所述UDP发送模块用于实现网络发送协议，生成UDP报文包头，通过双端口RAM读取接口读取UDP发送数据双端口RAM模块中的数据，根据UDP发送控制接口提供的控制信号，通过MII总线接口发送端控制PHY模块将UDP数据包发送给航控计算机。

所述UDP接收模块包括MII总线接口接收端、FIFO写入接口。所述MII总线接口接收端用于连接PHY模块；所述FIFO写入接口用于连接UDP接收数据FIFO存储器模块。

所述UDP接收模块用于实现网络接收协议，通过MII总线接口接收端将航控计算机发来的UDP数据包中的用户数据解析出来，并通过FIFO写入接口发送给UDP接收FIFO存储器模块。

所述UDP接收FIFO存储器模块包括FIFO写入接口、FIFO读取接口。所述FIFO写入接口用于连接UDP接收模块；所述FIFO读取接口用于连接UDP接收数据解析模块。

所述UDP接收FIFO存储器用于缓存接收到的UDP数据包中的用户数据，保证数据在传递给后级模块过程中，后级模块处于其它工作状态下，无法及时读取时的完整性。

所述UDP接收数据解析模块包括FIFO读取接口、多个波特率设置接口(与串口采集通道数目对应)、多个打包方式设置接口、消息反馈接口。所述FIFO读取接口用于连接UDP接收数据FIFO存储器模块；波特率设置接口用于连接对应的串口数据采集模块；打包方式设置接口用于连接待发送数据解析模块；消息反馈接口用于连接待发送数据解析模块。

所述UDP数据接收数据解析模块用于通过FIFO读取接口读取UDP接收数据FIFO存储器中的数据，对其进行解析，根据解析到的内容通过波特率设置接口和打包方式设置接口设置FPGA内部参数，并通过消息反馈接口提供相应的消息编码，提供完成后，控制待发送数据解析模块完成反馈信息的发送。

所述串口数据采集模块，包括执行子模块和控制子模块。

所述执行子模块包括串口数据采集接口、使能控制接口、并行数据接口、计数阈值接口。所述串口数据采集接口即串口数据采集模块的串口数据采集接口，用于连接经过隔离转换处理的传感器串口；所述使能控制接口、并行数据接口、计数阈值接口用于连接控制子模块。

所述执行子模块用于实现接收功能，根据计数阈值接口提供的波特率时钟计数阈值，在使能控制接口的控制下，通过串口数据采集接口接收经过隔离转换的传感器串口数据，并将其转换为8位并行数据，通过并行数据接口提供给控制子模块。

所述控制子模块包括使能控制接口、并行数据接口、计数阈值接口、FIFO写入接口。所述使能控制接口、并行数据接口、计数阈值接口用于连接执行子模块；所述FIFO写入接口即所述串口数据采集模块的FIFO写入接口，用于连接串口数据FIFO模块。

所述控制子模块用于通过使能控制接口控制执行模块的使能，根据波特率设置接口提供的波特率设置编码计算波特率时钟计数阈值，通过计数阈值接口提供给执行子模块，将并行数据接口提供的数据通过FIFO写入接口写入串口数据FIFO存储器模块。

所述待发送数据解析模块包括与串口采集通道数目相等的多个串口数据解析子模块、反馈消息解析子模块、UDP发送控制子模块。

所述串口数据解析子模块包括FIFO读取接口、打包方式设置接口、发送使能接口。所述FIFO读取接口即所述待发送数据解析模块的FIFO读取接口，用于连接串口数据FIFO；所述打包方式设置接口即所述待发送数据解析模块的打包方式设置接口，用于连接UDP接收数据解析模块；所述发送使能接口用于连接UDP发送控制子模块。

所述串口数据解析子模块用于通过FIFO读取接口读取串口数据FIFO存储器模块中的数据，通过打包方式设置接口读取UDP接收数据解析模块中的设置参数，根据设置参数打包串口数据，打包完成后，使能UDP发送控制子模块。

所述反馈消息解析子模块包括消息反馈接口、发送使能接口。所述消息反馈接口即待发送数据解析模块的消息反馈接口，用于连接待发送数据解析模块；所述发送使能接口用于连接UDP发送控制子模块。

所述反馈消息解析子模块用于解析UDP接收数据解析模块通过消息反馈接口提供的反馈消息编码，根据编码生成反馈消息，生成完成后，使能UDP发送控制子模块。

所述UDP发送控制子模块包括与串口数据解析子模块和反馈消息解析子模块对应的多路发送使能接口、双端口RAM写入接口、UDP发送控制接口。所述发送使能接口用于连接串口数据解析子模块或反馈消息解析子模块；所述双端口RAM写入接口即待发送数据解析模块的双端口RAM写入接口，用于连接UDP发送数据双端口RAM模块；UDP发送控制接口即待发送数据解析模块的UDP发送控制接口，用于连接UDP发送模块。

所述UDP发送控制子模块用于在串口数据解析模块通过发送使能接口提供的使能信号的控制下，将数据包通过双端口RAM写入接口写入UDP发送数据双端口RAM模块中，写入完成后，通过UDP发送控制接口控制UDP发送模块完成发送。

所述UDP发送控制子模块的数据来源包括并行工作的多路串口数据解析子模块与反馈消息解析子模块。为处理不同子模块间的冲突问题，所述发送使能接口包括使能信号、发送开始信号和发送完成信号。所述UDP发送控制子模块响应发送使能接口的使能信号后，产生发送开始信号，所述串口数据解析模块和消息反馈解析子模块接收到所述发送开始信号后，关闭使能信号，进入等待发送完成状态。所述UDP发送控制子模块控制UDP发送模块完成发送工作后，产生发送完成信号。所述串口数据解析模块和消息反馈解析子模响应发送完成信号后，开始进行下一个周期的工作。

Claims (4)

1.载人潜水器串口数据采集与转发装置，其特征在于，包括顺序连接的FPGA核心模块，PHY模块，RJ45接口模块；

所述FPGA核心模块，设有多路可拓展串口数据采集通道、一个MII总线端口；所述可拓展串口数据采集通道对应的串口输入端连接传感器串口，所述MII总线端口连接PHY模块；

所述PHY模块设有一个MII总线端口，一个MDI端口；所述MII总线端口连接FPGA核心模块，所述MDI端口连接RJ45网线接口模块；

所述RJ45接口模块含有一个MDI输入端口和一个MDI输出端口；MDI输入端口连接PHY模块，MDI输出端口用于连接计算机。

2.根据权利要求1所述的载人潜水器串口数据采集与转发装置，其特征在于，所述FPGA核心模块包括待发送数据解析模块、UDP发送数据双端口RAM模块、UDP发送模块、UDP接收模块、UDP接收FIFO存储器模块、UDP接收数据解析模块和多个可拓展串口数据采集通道；所述可拓展串口数据采集通道包括串口数据采集模块以及与其连接的串口数据FIFO存储器模块；

所述串口数据采集模块、串口数据FIFO存储器模块、待发送数据解析模块、UDP发送数据双端口RAM模块、UDP发送模块顺序连接；所述UDP接收模块、UDP接收FIFO存储器模块、UDP接收数据解析模块、待发送数据解析模块顺序连接；所述UDP接收数据解析模块与串口数据采集模块连接；所述待发送数据解析模块与UDP发送模块连接；所述UDP接收模块与UDP发送模块均与MII总线端口连接。

3.根据权利要求2所述的载人潜水器串口数据采集与转发装置，其特征在于，所述串口数据采集模块包括顺序连接的执行子模块、控制子模块，所述执行子模块与传感器串口连接，控制子模块与串口数据FIFO存储器模块、UDP接收数据解析模块连接。

4.根据权利要求2所述的载人潜水器串口数据采集与转发装置，其特征在于所述待发送数据解析模块包括反馈消息解析子模块、UDP发送控制子模块和多个串口数据解析子模块；

所述反馈消息解析子模块、串口数据解析子模块均与UDP发送控制子模块连接；所述反馈消息解析子模块与UDP接收数据解析模块连接，串口数据解析子模块与串口数据FIFO存储器模块、UDP接收数据解析模块连接；UDP发送控制子模块与UDP发送数据双端口RAM模块、UDP发送模块连接。