CN207517685U - 感光电路及具有感光电路的感光单元 - Google Patents

感光电路及具有感光电路的感光单元 Download PDF

Info

Publication number
CN207517685U
CN207517685U CN201721645533.0U CN201721645533U CN207517685U CN 207517685 U CN207517685 U CN 207517685U CN 201721645533 U CN201721645533 U CN 201721645533U CN 207517685 U CN207517685 U CN 207517685U
Authority
CN
China
Prior art keywords
sensitizing tube
threshold voltage
tube
sensitizing
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201721645533.0U
Other languages
English (en)
Inventor
陈小明
赵晓辉
马晓丹
刘鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN ROYOLE DISPLAY TECHNOLOGY Co.,Ltd.
Original Assignee
Shenzhen Royole Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Royole Technologies Co Ltd filed Critical Shenzhen Royole Technologies Co Ltd
Priority to CN201721645533.0U priority Critical patent/CN207517685U/zh
Application granted granted Critical
Publication of CN207517685U publication Critical patent/CN207517685U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本申请公开一种感光电路,包括感光管和阻抗元件,所述感光管包括悬浮栅、栅极端、漏极端和源极端,所述源极端接地,所述漏极端与所述阻抗元件连接,所述阻抗元件的阻值大于所述感光管导通时的内阻,所述栅极端被施加不足以使所述感光管导通的高电平时,所述感光管的阈值电压为第一阈值电压,所述感光管具有第一阈值电压时,所述栅极端被光照且同时被施加扫描电压至所述感光管导通时,所述感光管的阈值电压由所述第一阈值电压升为第二阈值电压,所述感光管的光照强度通过所述第一阈值电压和所述第二阈值电压计算。本申请还公开一种感光单元。本申请的感光电路及感光单元的感光灵敏度不依赖于所述感光电路的感光面积,感光灵敏度高。

Description

感光电路及具有感光电路的感光单元
技术领域
本申请涉及一种感光电路,尤其涉及一种感光电路及具有所述感光电路的感光单元。
背景技术
目前的光传感器利用光生载流子效应,通过侦测光生载流子效应造成的电位变化,推算出光源的亮度。然而,利用光生载流子效应的缺点是,为了获得较多的光生载流子,需要较大的感应面积,这导致感光单元的面积难以缩小。
实用新型内容
本申请实施例公开一种感光电路及具有所述感光电路的感光单元,其敏感性与感光面积无关,解决了上述技术问题。
本申请实施例公开的感光电路,所述感光电路包括感光管和阻抗元件,所述感光管包括悬浮栅,所述感光管还包括栅极端、漏极端和源极端,所述源极端接地,所述漏极端与所述阻抗元件连接,所述阻抗元件的阻值大于所述感光管导通时的内阻,所述栅极端被施加不足以使所述感光管导通的电压时,所述感光管的阈值电压为第一阈值电压,所述感光管具有第一阈值电压时,所述栅极端被光照且同时被施加扫描电压至所述感光管导通时,所述感光管的阈值电压由所述第一阈值电压升为第二阈值电压,所述感光管的光照强度通过所述第一阈值电压和所述第二阈值电压计算。
本申请实施例公开的感光单元,包括包括控制器和感光电路,所述控制器与所述感光电路电性连接,所述感光电路包括感光管和阻抗元件,所述感光管包括悬浮栅,所述感光管还包括栅极端、漏极端和源极端,所述源极端接地,所述漏极端与所述阻抗元件连接,所述阻抗元件的阻值大于所述感光管导通时的内阻,所述栅极端被施加不足以使所述感光管导通的电压时,所述感光管的阈值电压为第一阈值电压,所述感光管具有第一阈值电压时,所述栅极端被光照且同时被施加扫描电压至所述感光管导通时,所述感光管的阈值电压由所述第一阈值电压升为第二阈值电压,所述感光管的光照强度通过所述第一阈值电压和所述第二阈值电压计算。
本申请实施例公开的感光电路及包括感光电路的感光单元,其光照强度根据隧穿至悬浮栅的电子导致阈值电压的变化计算,其感光灵敏度不受感光面积的影响,减小所述感光电路及所述感光单元所占体积,提高了感光灵敏度。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请第一实施例中的感光电路的结构示意图。
图2为本申请第一实施例中的感光管的截面示意图。
图3为本申请第一实施例中的感光管电子隧穿的过程示意图。
图4为本申请第二实施例中的感光电路的结构示意图。
图5为本申请一实施例中的感光单元的模块示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
请参阅图1,为本申请第一实施例中的感光电路100的结构示意图。所述感光电路100包括感光管10和阻抗元件30。所述感光管10包括栅极端11、源极端13和漏极端15。所述栅极端11为控制端,用于向所述感光管10施加电压。所述源极端13为接地端。所述漏极端15与所述阻抗元件30的一端连接。其中,所述感光管10的源极端13与所述漏极端15之间的电压为输出电压Vout。所述阻抗元件30的另一端与所述源极端13之间的电压为漏极电压VDD。其中,所述阻抗元件30的阻值大于所述感光管10导通时的内阻。作为优先实施例,所述阻抗元件30的阻值远大于所述感光管10导通时的内阻。其中,所述“远大于”是指所述阻抗元件30承担整个电路的绝大部分分压使得所述感光管10导通时其分压作用可以忽略不计。
具体地,本实施例中,所述阻抗元件30为阻值大于所述感光管10导通时的内阻。
具体地,请一并参考图2,在本实施例中,所述感光管10还包括支撑基底12、第一支撑膜14、悬浮栅16、第二支撑膜17、导电沟道18和第三支撑膜19。
所述栅极端11设置在所述支撑基底12上。所述第一支撑膜14设置在所述栅极端11上并同时盖住部分支撑基底12。所述悬浮栅16设置在所述第一支撑膜14背离所述栅极端11的一侧。所述第二支撑膜17设置在所述第一支撑膜14背离所述栅极端11的一侧并盖住所述悬浮栅16。所述源极端13和漏极端15设置在所述第二支撑膜17背离所述第一支撑膜14的一侧并相互间隔。所述导电沟道18设置在所述源极端13和所述漏极端15之间。所述第三支撑膜19设置在所述导电沟道18背离所述第二支撑膜17的一侧。
具体地,在本实施例中,所述栅极端11、源极端13和漏极端15分别由N型氧化物半导体-氧化铟锡制成。所述支撑基底12为玻璃基底。所述第一支撑膜14、第二支撑膜17和第三支撑膜19为氧化铝膜。所述悬浮栅16由氧化锌制成,其作为电子束缚层。所述导电沟道18由铟镓锌氧化物(IGZO)制成。
当向所述栅极端11施加不足以使所述感光管10导通的栅极电压时,所述导电沟道18的电子会隧穿至所述悬浮栅16,但不会隧穿至所述栅极端11,并且光照会促进电子隧穿至所述悬浮栅16。由于所述悬浮栅16内积聚了电子,所述感光管10的阈值电压会增加。其中,电子的隧穿原理见图3。
可理解,光照可以促使电子跃迁到较高能级,从而促进隧穿过程,不同能量的光子和不同强度的光照,对隧穿过程的影响程度不同。
根据量子力学,能量为E的电子隧穿一个宽度为d、高度为V的方形势垒的概率为:
其中,m为质量,h为普朗克常数。
如果电子吸收一个能量为hv的光子,并跃迁至更高的能级,则其隧穿的概率为:
其中,v为光的频率,h为普朗克常数。
因此,电子的隧穿概率P对光子能量hv很敏感。与没有光照的情况相比,当向所述栅极端11施加小于所述感光管10的阈值电压的栅极电压且所述感光管10同时接收一定强度的光照时,隧穿至所述所述悬浮栅16的电子会相应地增多,所述感光管10的阈值电压也会相应地增大。也就是说,所述感光管10的阈值电压与照射所述感光管10的光照强度有直接关系。
工作时,首先对所述感光管10的栅极端11施加不足以使所述感光管10导通的高电平,所述高电平使得电子从所述导电沟道18隧穿至所述悬浮栅16,此时,所述感光管10的阈值电压为第一阈值电压。具体地,当所述栅极端11被施加不足以使所述感光管10导通的高电平的时长小于预设时长时,所述感光管10的阈值电压小于所述第一阈值电压,且所述阈值电压随着加压时长的增加而增加,在加压时长等于或大于所述预设时长时,所述感光管10的阈值电压稳定为所述第一阈值电压。所述感光管10具有第一阈值电压时,所述栅极端11被光照且同时被施加从低到高的扫描电压至所述感光管10导通时,所述感光管10的阈值电压由所述第一阈值电压升为第二阈值电压,所述感光管10的光照强度通过所述第一阈值电压和所述第二阈值电压计算。
具体地,所述感光管10未导通时,所述感光管10的内阻无穷大,所述感光管10的输出电压Vout为高电平。所述感光管10被施加从低到高的扫描电压至所述感光管10导通时,其导通电压Vpl与所述第二阈值电压相等。所述感光管10导通时,所述感光管10的内阻急剧减小,并远小于所述阻抗元件30的阻值,因此,所述感光管10的内阻可忽略不计,所述感光管10的输出电压Vout因而为低电平。
具体地,所述感光管10的导通电压Vpl与光照强度有关,光照强度越大,所述导通电压Vpl就越大,反之,光照强度越低,所述导通电压Vpl越小。因此,根据所述第一阈值电压、第二阈值电压的大小可计算出所述感光管10被光照的光照强度,具体可根据预存的导通电压Vpl与光照强度的对应关系得出光照强大的大小。
请参阅图4,为本申请第二实施例中的感光电路200的结构示意图,所述感光电路200与所述感光电路100相似,不同之处在于所述感光电路100的阻抗元件30为参考薄膜晶体管30’。所述参考薄膜晶体管30’包括栅极端31、源极端33和漏极端35。所述栅极端31为控制端,用于施加电压。所述源极端33与所述感光管10的漏极端15连接。所述漏极端35与所述源极端13之间的电压为漏极电压VDD
工作时,首先对所述参考薄膜晶体管30’施加低电平,使所述参考薄膜晶体管30’截止,对所述感光管10的栅极端11施加高电平不足以使所述感光管10导通的高电平时,所述高电平使得电子从所述导电沟道18隧穿至所述悬浮栅16,所述感光管10的阈值电压为第一阈值电压。具体地,当所述栅极端11被施加不足以使所述感光管10导通的高电平的时长小于预设时长时,所述感光管10的阈值电压小于所述第一阈值电压,且所述阈值电压随着加压时长的增加而增加,在加压时长等于或大于所述预设时长时,所述感光管10的阈值电压稳定为所述第一阈值电压。
随后,对所述参考薄膜晶体管30’施加高电平,使所述参考薄膜晶体管30’导通,此时,所述感光管10已具有第一阈值电压,所述栅极端11被光照同时被施加从低到高的扫描电压至所述感光管10导通时,所述感光管10的阈值电压由所述第一阈值电压升为第二阈值电压,所述感光管10的光照强度通过所述第一阈值电压和所述第二阈值电压计算。
需要说明的是,所述感光管10未导通时,所述感光管10的内阻无穷大,所述感光管10的输出电压Vout为高电平。所述感光管10被施加从低到高的扫描电压至所述感光管10导通时的导通电压Vpl与所述第二阈值电压相等。所述感光管10导通时,所述感光管10的内阻急剧减小,并远小于所述参考薄膜晶体管30’的内阻,因此,所述感光管10的内阻可忽略不计,所述感光管10的输出电压Vout因而为低电平。所述感光管10的导通电压Vpl与光照强度有关,也就是说,光照强度越大,所述导通电压Vpl就越大,反之,光照强度越低,所述导通电压Vpl越小。因此,根据所述导通电压Vpl的大小可判断出所述感光管10被照射的光照强度。
可理解,在上述两个实施例中,所述感光管10和所述参考薄膜晶体管30’均采用NMOS管,而且至少所述感光管10为包括所述悬浮栅16的NMOS管。
可理解,在其它实施中,所述感光管10和所述参考薄膜晶体管30’均采用PMOS管,而且至少所述感光管10为包括所述悬浮栅16的PMOS管,施加在其上的导通电压将相应地变为低电平。
可理解,在其它实施例中,所述感光管10和所述参考薄膜晶体管30’可以采用包括所述悬浮栅16的非晶硅薄膜晶体管、多晶硅薄膜晶体管或MOSFET中的至少一种。由于硅的禁带宽度较小,基于硅的薄膜晶体管或者MOSFET的感光灵敏度可以高于基于IGZO的薄膜晶体管。
请一并参考图5,图5为感光单元200的模块示意图。所述感光单元200包括控制器210和所述感光电路100。所述控制器210根据所述感光管10的栅极端被施加扫描电压至导通时的导通电压Vpl,导通电压Vpl与第二阈值电压的关系,第二阈值电压与光照强度的关系等计算所述感光管10的光照强度。
本申请实施例公开的感光电路及具有感光电路的感光单元,其光照强度根据隧穿至悬浮栅的电子导致阈值电压的变化计算,其感光灵敏度不受感光面积的影响,从而能够减小所述感光电路及所述感光单元所占体积,并且提高了感光灵敏度,可集成在高分辨率的显示器中,从而进一步缩小终端设备的尺寸。
以上所述是本申请的优选实施例,应当指出,对于本技术领域的普通技术人员来说,在不脱离本申请原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本申请的保护范围。

Claims (11)

1.一种感光电路,其特征在于,所述感光电路包括感光管和阻抗元件,所述感光管包括悬浮栅,所述感光管还包括栅极端、漏极端和源极端,所述源极端接地,所述漏极端与所述阻抗元件连接,所述阻抗元件的阻值大于所述感光管导通时的内阻,所述栅极端被施加不足以使所述感光管导通的高电平时,所述感光管的阈值电压为第一阈值电压,所述感光管具有第一阈值电压时,所述栅极端被光照且同时被施加扫描电压至所述感光管导通时,所述感光管的阈值电压由所述第一阈值电压升为第二阈值电压,所述感光管的光照强度通过所述第一阈值电压和所述第二阈值电压计算。
2.如权利要求1所述的感光电路,其特征在于,所述栅极端被施加不足以使所述感光管导通的高电平的时长大于或等于预设时长时,所述感光管的阈值电压稳定为所述第一阈值电压。
3.如权利要求2所述的感光电路,其特征在于,所述栅极端被施加不足以使所述感光管导通的高电平的时长小于所述预设时长时,所述感光管的阈值电压小于所述第一阈值电压,且所述感光管的阈值电压随着加压时长的增加而增加,在加压时长大于或等于所述预设时长时,所述感光管的阈值电压稳定为所述第一阈值电压。
4.如权利要求1所述的感光电路,其特征在于,所述感光管被施加扫描电压至所述感光管导通时的导通电压等于所述第二阈值电压。
5.如权利要求1所述的感光电路,其特征在于,所述感光管的漏极端与源极端的电压为输出电压,所述感光管未导通时,所述输出电压为高电平,所述感光管导通时,所述输出电压为低电平。
6.如权利要求1所述的感光电路,其特征在于,所述感光管包括导电沟道,所述导电沟道邻近所述漏极端和所述源极端,所述悬浮栅邻近所述栅极端,所述感光管被施加电压时,位于所述导电沟道的电子隧穿至所述悬浮栅,所述悬浮栅束缚电子,所述感光管的阈值电压因而升高。
7.如权利要求6所述的感光电路,其特征在于,所述悬浮栅由氧化锌制成,所述导电沟道由铟镓锌氧化物制成。
8.如权利要求1所述的感光电路,其特征在于,所述感光管为包括所述悬浮栅的NMOS管,所述阻抗元件为NMOS管;或者所述感光管为包括所述悬浮栅的PMOS管,所述阻抗元件均为PMOS管。
9.如权利要求1所述的感光电路,其特征在于,所述感光管为包括所述悬浮栅的NMOS管或PMOS管,所述阻抗元件为阻值大于所述感光管导通时的内阻的电阻。
10.如权利要求1所述的感光电路,其特征在于,所述感光管为包括所述悬浮栅的非晶硅薄膜晶体管、多晶硅薄膜晶体管和MOSFET管中的至少一种。
11.一种感光单元,包括控制器和感光电路,所述控制器与所述感光电路电性连接,其特征在于,所述感光电路包括感光管和阻抗元件,所述感光管包括悬浮栅,所述感光管还包括栅极端、漏极端和源极端,所述源极端接地,所述漏极端与所述阻抗元件连接,所述阻抗元件的阻值大于所述感光管导通时的内阻,所述栅极端被施加不足以使所述感光管导通的高电平时,所述感光管的阈值电压为第一阈值电压,所述感光管具有所述第一阈值电压时,所述栅极端被光照且同时被施加扫描电压至所述感光管导通时,所述感光管的阈值电压由所述第一阈值电压升为第二阈值电压,所述感光管的光照强度通过所述第一阈值电压和所述第二阈值电压计算。
CN201721645533.0U 2017-11-30 2017-11-30 感光电路及具有感光电路的感光单元 Active CN207517685U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201721645533.0U CN207517685U (zh) 2017-11-30 2017-11-30 感光电路及具有感光电路的感光单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201721645533.0U CN207517685U (zh) 2017-11-30 2017-11-30 感光电路及具有感光电路的感光单元

Publications (1)

Publication Number Publication Date
CN207517685U true CN207517685U (zh) 2018-06-19

Family

ID=62542643

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201721645533.0U Active CN207517685U (zh) 2017-11-30 2017-11-30 感光电路及具有感光电路的感光单元

Country Status (1)

Country Link
CN (1) CN207517685U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110211958A (zh) * 2019-04-25 2019-09-06 浙江大学 一种基于tft的具有大存储窗口的透明闪存及其制造方法
CN110763972A (zh) * 2019-10-31 2020-02-07 上海华力集成电路制造有限公司 Mosfet的阈值电压的测量方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110211958A (zh) * 2019-04-25 2019-09-06 浙江大学 一种基于tft的具有大存储窗口的透明闪存及其制造方法
CN110763972A (zh) * 2019-10-31 2020-02-07 上海华力集成电路制造有限公司 Mosfet的阈值电压的测量方法
CN110763972B (zh) * 2019-10-31 2021-10-15 上海华力集成电路制造有限公司 Mosfet的阈值电压的测量方法

Similar Documents

Publication Publication Date Title
US9196648B2 (en) Semiconductor device
JP5529321B2 (ja) 表示装置の駆動方法
US9276025B2 (en) Active matrix image sensing panel and apparatus
EP1947695A3 (en) Display device
JP5667864B2 (ja) 半導体装置
CN104124277B (zh) 一种薄膜晶体管及其制作方法和阵列基板
CN207517685U (zh) 感光电路及具有感光电路的感光单元
CN104167998B (zh) 放大器电路和使用放大器电路的图像传感器
TW201108069A (en) Touch device, display substrate, liquid crystal display and operation method for photo sensor
JP7167022B2 (ja) 表示システム、および表示システムの動作方法
TW200834906A (en) Highly sensitive photo-sensing element and photo-sensing device using the same
JP2011518423A (ja) 感光性構造体および当該感光性構造体を有する装置
CN108987522A (zh) 一种光电传感器、光电传感组件及其制作方法
WO2014139222A1 (zh) 射线探测器及其制作方法
TWI356262B (en) Photo element and image display device
US20130240746A1 (en) Ion sensor and display device
KR101651219B1 (ko) 반도체 와이어 그리드, 이를 구비한 디스플레이 장치, 및 디스플레이 장치의 제조 방법
CN109216391A (zh) 一种探测面板、其制作方法及检测装置
CN106373512B (zh) 一种基于oled的感测电路及感测方法
CN108389968A (zh) 薄膜晶体管、其制备方法及显示器件
CN105702682B (zh) 薄膜晶体管阵列基板及制作方法与液晶显示面板
CN103972249B (zh) 主动矩阵式影像感测面板及装置
JP2012137753A (ja) 表示装置
CN109962113A (zh) 一种薄膜晶体管、阵列基板及其制备方法和显示面板
JP2013080874A (ja) 電子デバイスおよびその製造方法、並びに、上記電子デバイスを備えた照明装置およびセンサーシステム

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200326

Address after: 518000 Rouyu international flexible display base, No.18 dingshanhe Road, Pingdi street, Longgang District, Shenzhen City, Guangdong Province

Patentee after: SHENZHEN ROYOLE DISPLAY TECHNOLOGY Co.,Ltd.

Address before: 518115 43 Universiade Software Town, 8288 Longgang Avenue, Henggang Street, Longgang District, Shenzhen City, Guangdong Province

Patentee before: SHENZHEN ROYOLE TECHNOLOGIES Co.,Ltd.

TR01 Transfer of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of utility model: Photosensitive circuit and photosensitive unit with photosensitive circuit

Effective date of registration: 20201020

Granted publication date: 20180619

Pledgee: CITIC Bank Limited by Share Ltd. Shenzhen branch

Pledgor: SHENZHEN ROYOLE DISPLAY TECHNOLOGY Co.,Ltd.

Registration number: Y2020980006952

PE01 Entry into force of the registration of the contract for pledge of patent right
PP01 Preservation of patent right

Effective date of registration: 20240123

Granted publication date: 20180619

PP01 Preservation of patent right