CN105702682B - 薄膜晶体管阵列基板及制作方法与液晶显示面板 - Google Patents
薄膜晶体管阵列基板及制作方法与液晶显示面板 Download PDFInfo
- Publication number
- CN105702682B CN105702682B CN201610048203.7A CN201610048203A CN105702682B CN 105702682 B CN105702682 B CN 105702682B CN 201610048203 A CN201610048203 A CN 201610048203A CN 105702682 B CN105702682 B CN 105702682B
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- thin
- line
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 24
- 230000003287 optical effect Effects 0.000 claims abstract description 78
- 239000004065 semiconductor Substances 0.000 claims abstract description 74
- 238000009413 insulation Methods 0.000 claims abstract description 46
- 229910052751 metal Inorganic materials 0.000 claims abstract description 39
- 239000002184 metal Substances 0.000 claims abstract description 39
- 238000003860 storage Methods 0.000 claims abstract description 38
- 239000003990 capacitor Substances 0.000 claims abstract description 33
- 239000004020 conductor Substances 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 31
- 230000008569 process Effects 0.000 claims description 17
- 239000010408 film Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 13
- 230000005611 electricity Effects 0.000 claims description 12
- 238000012360 testing method Methods 0.000 claims description 8
- 230000008859 change Effects 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 7
- 230000009977 dual effect Effects 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 154
- 238000002161 passivation Methods 0.000 description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 238000001514 detection method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000007613 environmental effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000002207 thermal evaporation Methods 0.000 description 3
- 241000208340 Araliaceae Species 0.000 description 2
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 2
- 235000003140 Panax quinquefolius Nutrition 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 235000008434 ginseng Nutrition 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- NJWNEWQMQCGRDO-UHFFFAOYSA-N indium zinc Chemical compound [Zn].[In] NJWNEWQMQCGRDO-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 241001269238 Data Species 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 238000011896 sensitive detection Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
一种薄膜晶体管阵列基板及制作方法与液晶显示面板，该薄膜晶体管阵列基板包括：衬底；形成在衬底上的扫描线、栅电极和存储电容电极线；覆盖在扫描线、栅电极、存储电容电极线上的栅绝缘层；形成在栅绝缘层上的半导体层、数据线、源电极、漏电极、第一电极、第二电极和电极引线，其中半导体层具有第一区域和第二区域；第一电极和第二电极相互间隔且均与半导体层的第二区域接触，第一电极、半导体层的第二区域与第二电极之间形成金属‑半导体‑金属结构的光探测器，栅绝缘层中形成有过孔，第一电极与第二电极之一与电极引线相连并通过电极引线引出，第一电极与第二电极之另一通过栅绝缘层中的过孔与栅绝缘层下方的存储电容电极线电连接。
Description
技术领域
本发明涉及液晶显示的技术领域，特别是涉及一种薄膜晶体管阵列基板及其制作方法，以及具有该薄膜晶体管阵列基板的液晶显示面板。
背景技术
随着显示技术的发展，液晶显示面板(Liquid Crystal Display，LCD)因其轻便、低辐射等优点越来越受到人们的欢迎。液晶显示面板包括对置的薄膜晶体管阵列基板(TFTarray)和彩色滤光片基板(color filter，CF)以及夹置在两者之间的液晶层(LC layer)。
人对显示面板的亮度要求随着环境光强度改变而变化，白天环境光较强时需要显示面板亮一些，而在晚上或在昏暗的房间内则显示面板的亮度可以降低一些。现有技术解决该问题的方法有：(1)、手动调节显示面板的亮度；(2)、外置半导体光传感器检测环境光亮度，再根据外置光传感器的检测结果调节显示面板的亮度。
然而，手动调整显示面板亮度，操作不方便，造成用户体验差；而通过外置半导体光传感器进行环境光亮度检测，导致成本较高。
发明内容
本发明的目的在于提供一种薄膜晶体管阵列基板及其制作方法，通过在显示面板中集成设置光探测器检测环境光的亮度，并自动调节背光的亮度，实现白天或晚上显示面板亮度的自动切换。
本发明实施例提供一种薄膜晶体管阵列基板，包括：
衬底；
形成在所述衬底上的扫描线、栅电极和存储电容电极线，所述栅电极与所述扫描线电连接；
覆盖在所述扫描线、所述栅电极和所述存储电容电极线上的栅绝缘层；
形成在所述栅绝缘层上的半导体层、数据线、源电极和漏电极，其中所述扫描线与所述数据线交叉限定多个像素区域，每个像素区域内形成有像素电极，所述半导体层具有第一区域，所述源电极和所述漏电极相互间隔且均与所述半导体层的第一区域接触，所述源电极与所述漏电极之一与所述数据线电连接，所述源电极与所述漏电极之另一与所述像素电极电连接；
所述栅绝缘层上还形成有第一电极、第二电极和电极引线，所述半导体层还具有第二区域，所述第一电极和所述第二电极相互间隔且均与所述半导体层的第二区域接触，所述第一电极、所述半导体层的第二区域与所述第二电极之间形成金属-半导体-金属结构的光探测器，所述栅绝缘层中形成有过孔，所述第一电极与所述第二电极之一与所述电极引线相连并通过所述电极引线引出，所述第一电极与所述第二电极之另一通过所述过孔与所述存储电容电极线电连接。
进一步地，所述光探测器的数量为多个，分布在所述衬底上。
进一步地，所述第一电极与所述电极引线相连并通过所述电极引线引出连接至第一公共电位，所述第二电极通过所述过孔与所述存储电容电极线电连接，所述第二电极通过所述存储电容电极线连接至第二公共电位。
进一步地，所述薄膜晶体管阵列基板采用双扫描线像素阵列结构，两条相邻数据线之间设有两列像素电极，每条数据线与位于该条数据线两侧的两列像素电极相连，上下相邻两行的像素电极之间设有两条紧邻的扫描线，同一行的像素电极连接在位于该行像素电极上下两侧的两条扫描线上，所述光探测器设置在两条相邻数据线之间的两列像素电极之间。
进一步地，每个像素区域内均设置有一个所述光探测器，且所有光探测器均位于每两条相邻数据线之间的两列像素电极之间，位于同一列上的光探测器通过同一条电极引线引出。
进一步地，所述半导体层采用非晶硅层。
进一步地，所述半导体层还包括掺杂非晶硅层；所述半导体层的第一区域和所述半导体层的第二区域均形成有所述非晶硅层和所述掺杂非晶硅层，或者所述半导体层的第一区域形成有所述非晶硅层和所述掺杂非晶硅层，而所述半导体层的第二区域仅形成有所述非晶硅层。
本发明实施例还提供一种薄膜晶体管阵列基板的制作方法，该制作方法用于制作如上所述的薄膜晶体管阵列基板，并包括如下步骤：
在所述衬底上沉积第一金属层，并利用蚀刻工艺对所述第一金属层进行蚀刻图形化以制作形成所述扫描线、所述栅电极和所述存储电容电极线；
在所述衬底上沉积形成所述栅绝缘层，其中所述栅绝缘层覆盖所述扫描线、所述栅电极和所述存储电容电极线；
在所述栅绝缘层上沉积半导体材料薄膜，并利用蚀刻工艺对所述半导体材料薄膜进行蚀刻图形化以制作形成所述半导体层；
利用蚀刻工艺对所述栅绝缘层进行蚀刻图形化以在所述栅绝缘层中制作形成所述过孔；
在所述栅绝缘层上沉积第二金属层，并利用蚀刻工艺对所述第二金属层进行蚀刻图形化以制作形成所述数据线、所述源电极、所述漏电极、所述第一电极、所述第二电极和所述电极引线，其中所述第一电极与所述第二电极之一与所述电极引线相连并通过所述电极引线引出，所述第一电极与所述第二电极之另一填入所述过孔中与所述存储电容电极线电连接；
在每个像素区域内制作形成所述像素电极。
本发明实施例还提供一种液晶显示面板，包括薄膜晶体管阵列基板和彩色滤光片基板以及夹置在所述薄膜晶体管阵列基板与所述彩色滤光片基板之间的液晶层，所述彩色滤光片基板上形成有遮光层，所述薄膜晶体管阵列基板为上述的薄膜晶体管阵列基板，所述遮光层与每个光探测器的沟道区相对应的位置形成缺口。
进一步地，所述液晶显示面板还包括背光控制器和背光源，所述背光控制器与所述光探测器及所述背光源连接，所述背光控制器根据所述光探测器的检测结果自动调整所述背光源的亮度。
本发明实施例提供的薄膜晶体管阵列基板及其制作方法，将金属-半导体-金属结构的光探测器直接集成设置在薄膜晶体管阵列基板上，利用光探测器检测环境光亮度，根据检测结果自动调整背光亮度，从而实现白天或晚上显示面板亮度的自动切换。本实施例利用普通的TFT制程，即可同步制作形成金属-半导体-金属结构的光探测器，实现显示和环境光检测一体化，无需增加额外器件，降低成本。
另外，薄膜晶体管阵列基板通过采用双扫描线像素阵列架构，光探测器以小尺寸的金属-半导体-金属(MSM)架构分散形成在显示区，光探测器的两个电极中，一个电极走线在未设置数据线的两列子像素之间，另一个电极走线通过存储电容电极线，虽然光探测器形成在显示区，但并未影响显示面板的开口率，本实施例将光探测器放置在显示区，不会影响周边非显示区的线路排布，有利于实现窄边框设计。
附图说明
图1为金属-半导体-金属结构(MSM)的结构示意图。
图2为金属-半导体-金属结构(MSM)的光检测原理示意图。
图3为本发明第一实施例中薄膜晶体管阵列基板的平面结构示意图。
图4为图3中沿IV-IV线的剖面示意图。
图5为图3中沿V-V线的剖面示意图。
图6为图3中的薄膜晶体管阵列基板的等效电路图。
图7为本发明第二实施例中薄膜晶体管阵列基板的平面结构示意图。
图8为图7中沿VIII-VIII线的剖面示意图。
图9为本发明实施例中液晶显示面板的背光控制系统的模块示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术方式及功效，以下结合附图及实施例，对本发明的具体实施方式、结构、特征及其功效，详细说明如后。
金属-半导体-金属结构(Metal-Semiconductor-Metal，MSM)的光探测器，可以实现将光信号转换为电流信号。如图1与图2所示，在衬底11上形成半导体材料层12，在半导体材料层12上沉积形成一对电极13、14，即形成金属-半导体-金属结构的光探测器。图示中，两个电极13、14为金属叉指形状。当适当波长的光入射至该光探测器时，半导体材料层12的价带电子吸收光子能量而跃迁到导带上，在导带和价带之间产出光生电子-空穴对(载流子)。如果在两个金属叉指电极13、14上施加偏压，光生载流子在金属叉指电极13、14之间的电场作用下经过漂移运动或扩散运动被金属叉指电极13、14俘获，形成光生电流，而通过判断该电流的大小，即可得知对应入射光的强度。
图3为本发明第一实施例中薄膜晶体管阵列基板的平面结构示意图，图4为图3中沿IV-IV线的剖面示意图，图5为图3中沿V-V线的剖面示意图，为了清楚表示，这些图采取了简略画法，省略了部分不相关的膜层。在图4与图5中，还一并示意了彩色滤光片基板。请参图3至图5，本发明实施例中液晶显示面板包括薄膜晶体管阵列基板20和彩色滤光片基板30以及夹置在薄膜晶体管阵列基板20与彩色滤光片基板30之间的液晶层(图未示)。
本发明实施例提供的薄膜晶体管阵列基板20包括衬底21，衬底21可以为玻璃、石英、塑料或不锈钢衬底。在衬底21上形成有扫描线22、栅电极231和存储电容电极线24，其中扫描线22、栅电极231和存储电容电极线24可以由同一金属层经图形化形成，栅电极231与扫描线22电连接(栅电极231可以为扫描线22的一部分)。在扫描线22、栅电极231和存储电容电极线24上覆盖有栅绝缘层25，并且栅绝缘层25中形成有过孔251。在栅绝缘层25上形成有半导体层26、数据线27、源电极233、漏电极234、第一电极41、第二电极42和电极引线43，其中扫描线22与数据线27交叉限定多个像素区域，每个像素区域可形成显示面板的一个子像素(sub-pixel)，每个像素区域内形成有像素电极28。半导体层26具有第一区域261和第二区域262，源电极233和漏电极234相互间隔且均与半导体层26的第一区域261接触，源电极233与漏电极234之一与数据线27电连接，源电极233与漏电极234之另一与像素电极28电连接，例如源电极233与数据线27电连接，漏电极234与像素电极28电连接。
本实施例中，由栅电极231、源电极233、漏电极234及半导体层26的第一区域261形成薄膜晶体管23(TFT)，每个薄膜晶体管23位于扫描线22与数据线27相交叉的位置附近。
第一电极41和第二电极42相互间隔且均与半导体层26的第二区域262接触，第一电极41、半导体层26的第二区域262与第二电极42之间形成金属-半导体-金属结构的光探测器40，第一电极41与第二电极42之一通过栅绝缘层25的过孔251与栅绝缘层25下方的存储电容电极线24电连接，第一电极41与第二电极42之另一与电极引线43相连。在本实施例中，第二电极42通过栅绝缘层25的过孔251与存储电容电极线24电连接，第一电极41与电极引线43相连。
在本实施例中，在栅绝缘层25上还形成有钝化层29，钝化层29覆盖源电极233、漏电极234、数据线27和光探测器40的第一电极41、第二电极42及电极引线43，且钝化层29还同时覆盖从源电极233与漏电极234之间露出的半导体层26的第一区域261(即薄膜晶体管23的沟道区)以及从第一电极41与第二电极42之间露出的半导体层26的第二区域262(即光探测器40的沟道区)。像素电极28形成在钝化层29上，钝化层29中于对应漏电极234的位置处设有通孔291，像素电极28通过该通孔291与漏电极234电连接。
本实施例中将光探测器40集成设置在薄膜晶体管阵列基板20上，利用光探测器40对外界环境光进行亮度检测时，将第一电极41通过电极引线43引出至液晶显示面板的非显示区并连接至第一公共电位(如参图6的Vs)，第二电极42通过栅绝缘层25中的过孔251与栅绝缘层25下方的存储电容电极线24电连接，第二电极42通过存储电容电极线24连接至第二公共电位(即存储电容电极线24的电位，如参图6的Vcs)。存储电容电极线24的作用是与像素电极28构成存储电容(Cs)，每个像素电极28由薄膜晶体管23控制，当薄膜晶体管23打开时，像素电极28在打开时间内充电，充电结束后，像素电极28的电压由存储电容保持直至下一次充电。在本实施例中，存储电容电极线24除了用于构成存储电容之外，还作为光探测器40的其中一个电极的连线端。
通过在薄膜晶体管阵列基板20上集成设置光探测器40，利用光探测器40可以实现自动检测外界环境光亮度，并将检测到的光信号转换为电流信号，再由液晶显示面板的背光控制系统根据检测结果自动调节背光源60(参图9)的亮度，从而实现白天或晚上背光亮度的自动切换。
在本实施例中，薄膜晶体管阵列基板20采用双扫描线像素阵列结构，如图3与图6所示，在两条相邻数据线27之间设有两列像素电极28，每条数据线27与位于该条数据线27两侧的两列像素电极28相连，上下相邻两行的像素电极28之间设有两条紧邻的扫描线22，同一行的像素电极28连接在位于该行像素电极28上下两侧的两条扫描线22上(例如每一行的像素电极28中，位于奇数位置的像素电极28连接至位于上侧的扫描线22上，位于偶数位置的像素电极28连接至位于下侧的扫描线22上)，光探测器40设置在两条相邻数据线27之间的两列像素电极28之间。通过将光探测器40设置在两列相邻像素电极28之间没有数据线的位置，对像素开口率的影响较小。
另外，对于显示面板而言，扫描驱动芯片(gate driver IC)和数据驱动芯片(source driver IC)都是必不可少的，数据驱动芯片由于其复杂的结构比扫描驱动芯片更为昂贵，而双扫描线像素阵列结构由于可以使数据线27数目减半，因此本实施例的薄膜晶体管阵列基板20还有利于降低数据驱动芯片的成本。
为实现外界环境光亮度的检测，在薄膜晶体管阵列基板20上设置的光探测器40的数量优选为多个，多个光探测器40例如均匀分布在衬底21上，使液晶显示面板可以根据所有光探测器40的检测结果来调节背光源60的亮度，提高判定的准确性。在本实施例中，请参图3与图6，每个像素区域内均设置有一个光探测器40，且这些光探测器40均是位于每两条相邻数据线27之间的两列像素电极28之间，位于同一列上的光探测器40通过同一条电极引线43引出至显示面板的非显示区再连接至第一公共电位Vs。
在本实施例中，半导体层26采用非晶硅层26a(a-Si)，由于非晶硅的禁带宽度约1.6eV，对应光波长为775nm，因此，非晶硅可探测波长的范围为小于775nm。而低温多晶硅(LTPS)和金属氧化物半导体如IGZO的禁带宽带大约在3eV左右，对紫外光比较敏感。因此半导体层26优选采用非晶硅层。
进一步地，半导体层26还可以包括掺杂非晶硅层26b(n+a-Si)，半导体层26的第一区域261和第二区域262均形成有非晶硅层26a和掺杂非晶硅层26b，如图4和图5所示，使得在薄膜晶体管23和光探测器40中，每个电极(源电极233、漏电极234、第一电极41和第二电极42)与半导体层26之间的接触均为欧姆接触。
本发明实施例还提供一种薄膜晶体管阵列基板的制作方法，用于制作上述第一实施例中的薄膜晶体管阵列基板20，该制作方法包括如下步骤：
通过例如磁控溅射或热蒸发等方法在衬底21上沉积第一金属层，并利用蚀刻工艺(例如包括上光阻、曝光、显影、蚀刻、去光阻等步骤)对该第一金属层进行蚀刻图形化以制作形成扫描线22、栅电极231和存储电容电极线24，即扫描线22、栅电极231和存储电容电极线24是在同一道光罩制程中同时制作形成的，该第一金属层可以采用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，也可以采用由多层金属薄膜构成的复合薄膜；
通过等离子体增强化学气相沉积(PECVD)等方法在衬底21上沉积形成栅绝缘层25，其中栅绝缘层25覆盖扫描线22、栅电极231和存储电容电极线24，栅绝缘层25可以为氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiONx)薄膜；
通过PECVD等方法在栅绝缘层25上沉积半导体材料薄膜，半导体材料薄膜具体可以包括非晶硅层26a和掺杂非晶硅层26b，非晶硅层26a和掺杂非晶硅层26b可以连续沉积在栅绝缘层25上，然后利用蚀刻工艺对该半导体材料薄膜进行蚀刻图形化以制作形成具有第一区域261和第二区域262的半导体层26，本实施例中的半导体层26在第一区域261和第二区域262上均具有非晶硅层26a和掺杂非晶硅层26b；
利用蚀刻工艺对栅绝缘层25进行蚀刻图形化以在栅绝缘层25中制作形成过孔251，过孔251的位置与需要形成光探测器40的位置相对应；
通过例如磁控溅射或热蒸发等方法在栅绝缘层25上沉积第二金属层，并利用蚀刻工艺对该第二金属层进行蚀刻图形化以制作形成数据线27、源电极233、漏电极234、第一电极41、第二电极42和电极引线43，即数据线27、源电极233、漏电极234、第一电极41、第二电极42和电极引线43是在同一道光罩制程中同时制作形成的，其中源电极233和漏电极234相互间隔且均与半导体层26的第一区域261接触，源电极233与漏电极234之一与数据线27电连接，源电极233与漏电极234之另一与像素电极28电连接，例如源电极233与数据线27电连接，漏电极234与像素电极28电连接；第一电极41和第二电极42相互间隔且均与半导体层26的第二区域262接触，第一电极41与第二电极42之一填入栅绝缘层25的过孔251中，第一电极41与第二电极42之另一与电极引线43相连，例如第二电极42填入栅绝缘层25的过孔251中与栅绝缘层25下方的存储电容电极线24电连接，第一电极41与电极引线43相连并通过电极引线43引出至显示面板的非显示区。该第二金属层可以采用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，也可以采用由多层金属薄膜构成的复合薄膜；
在每个像素区域内制作形成像素电极28。像素电极28可以为氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铝锌等。
在本实施例中，该制作方法还包括在栅绝缘层25上制作形成钝化层29，钝化层29覆盖源电极233、漏电极234、数据线27和光探测器40的第一电极41、第二电极42和电极引线43，且钝化层29还同时覆盖从源电极233与漏电极234之间露出的半导体层26的第一区域261(即薄膜晶体管23的沟道区)以及从第一电极41与第二电极42之间露出的半导体层26的第二区域262(即光探测器40的沟道区)，再利用蚀刻工艺在钝化层29中对应漏电极234的位置处蚀刻形成通孔291，像素电极28制作形成在钝化层29上。在钝化层29上制作形成像素电极28时，可以在钝化层29上通过例如磁控溅射或热蒸发等方法沉积一层透明导电材料层，再通过蚀刻工艺对该透明导电材料层进行蚀刻图形化，以在各个像素区域内形成像素电极28，像素电极28填入钝化层29中的通孔291与对应TFT的漏电极234电连接。钝化层29可以为氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiONx)薄膜。
在本实施例中，在上述对第二金属层进行蚀刻图形化以制作数据线27、源电极233、漏电极234、第一电极41、第二电极42和电极引线43的蚀刻工艺中，可以先进行一次湿蚀刻(wet etching)以移除不需要的第二金属层，然后在光阻尚未去除的前提下，紧接着再进行一次干蚀刻(dry etching)以移除薄膜晶体管23的沟道区和光探测器40的沟道区上方的掺杂非晶硅层26b，从而在半导体层26的第一区域261将掺杂非晶硅层26b断开以形成薄膜晶体管23的沟道区，以及在半导体层26的第二区域262将掺杂非晶硅层26b断开以形成光探测器40的沟道区，如此可以减少光罩的使用数量。
如图4和图5所示，彩色滤光片基板30上形成有遮光层31(BM)和红、绿、蓝三色的彩色滤光膜32，遮光层31覆盖每个子像素的四周(包括覆盖每个薄膜晶体管23所在的位置)，但是遮光层31未覆盖与每个光探测器40的沟道区相对应的位置，即对应于每个光探测器40的沟道区上方的遮光层31被移除而形成缺口33，使外界环境光可以透过该缺口33照射到光探测器40的沟道区。
在本实施例中，利用薄膜晶体管23(TFT)所用的半导体层26和数据线27的同层金属制作光探测器40，光探测器40的其中一个电极使用存储电容电极线24作为连线端引出，另一个电极使用数据线27同层金属中的电极引线43引出，并在光探测器40的两个电极端加上偏压。当外界环境光强度变化时，光探测器40通过的两端电流发生变化，通过判断电流的变化，即可得知外界环境光亮度的改变，藉此可实现自动调整背光的亮暗，实现白天或晚上显示面板亮度的自动调节。
图7为本发明第二实施例中薄膜晶体管阵列基板的平面结构示意图，图8为图7中沿VIII-VIII线的剖面示意图。请参图7与图8，本实施例提供的薄膜晶体管阵列基板20a与上述第一实施例区别在于，在本实施例中，半导体层26的第一区域261形成有非晶硅层26a和掺杂非晶硅层26b(可参图4)，半导体层26的第二区域262仅形成有非晶硅层26a而未形成有掺杂非晶硅层26b(参图8)。因此，在薄膜晶体管23中，源电极233和漏电极234与半导体层26的第一区域261之间的接触为欧姆接触；而在光探测器40中，第一电极41和第二电极42与半导体层26的第二区域262之间的接触为肖特基接触。在光探测器40的结构中，肖特基势垒对光生载流子的收集不仅具有传统结型器件中的纵向收集，还具有平行于表面的横向收集作用，对于产生在器件表面层的光生载流子的收集，效果更好。另外肖特基接触本身具有整流作用，使得光探测器的暗电流较小，有利于提高信噪比。
上述第二实施例中的薄膜晶体管阵列基板20a在制作时，可以在栅绝缘层25上制作形成具有第一区域261和第二区域262的半导体层26之后，再增加一道制程以去除第二区域262上的掺杂非晶硅层26b，例如再额外增加一道蚀刻工艺以去除第二区域262上的掺杂非晶硅层26b。或者，为了减少光罩使用数量，在对沉积在栅绝缘层25上的半导体材料薄膜进行蚀刻图形化以制作具有第一区域261和第二区域262的半导体层26时，可以选用半色调光罩(half-tone mask)进行曝光，该半色调光罩在对应于第二区域262的位置设置成半透射膜，通过该半透射膜可减小曝光能量；利用该半色调光罩对半导体材料薄膜上涂布的光阻进行曝光时，以正性光阻为例，对应于第一区域261的光阻采取不曝光，对应于第二区域262的光阻采取半曝光，其他位置的光阻采取全曝光，在曝光显影之后，在第二区域262上留下的光阻厚度小于在第一区域261上留下的光阻厚度，对半导体材料薄膜进行第一次干蚀刻以制作形成半导体层26的第一区域261和第二区域262的图形，然后采取灰化法(ashing)去除第二区域262上的光阻，而第一区域261上的光阻由于较厚，光阻灰化之后在第一区域261仍留有光阻，再以第一区域261上留下的光阻作为遮罩进行第二次干蚀刻以去除第二区域262上的掺杂非晶硅层26b。如此只需一道光罩即可定义半导体层26的第一区域261和第二区域262，且在第一区域261上保留有掺杂非晶硅层26b，在第二区域262上没有掺杂非晶硅层26b，达到精简制程和降低制作成本的目的。本实施例通过去除第二区域262上的掺杂非晶硅层26b，使得光探测器40的两个电极(第一电极41、第二电极42)与第二区域262的半导体层26形成肖特基接触，噪声小检测灵敏度高，可实现更加灵敏的检测。
图9为本发明实施例中液晶显示面板的背光控制系统的原理示意图，该液晶显示面板还包括背光控制器50，背光控制器50与光探测器40及背光源60连接。通过在光探测器40的两个电极端加上偏压，光探测器40将光信号转换为电流信号，且随着环境光亮度的变化，光探测器40上转换产生的电流也发生变化，通过判断电流的变化，即可获知环境光亮度的变化。背光控制器50接收光探测器40产生的电流信号，并对电流信号进行处理，得到与之对应的背光源60所需亮度的控制信号，再由背光控制器50自动调整背光源60的亮度，从而实现白天或晚上背光亮度的自动切换。
本发明实施例提供的薄膜晶体管阵列基板及其制作方法，将金属-半导体-金属结构的光探测器直接集成设置在薄膜晶体管阵列基板上，利用光探测器检测环境光亮度，根据检测结果自动调整背光亮度，从而实现白天或晚上显示面板亮度的自动切换。本实施例利用普通的TFT制程，即可同步制作形成金属-半导体-金属结构的光探测器，实现显示和环境光检测一体化，无需增加额外器件，降低成本。
另外，薄膜晶体管阵列基板通过采用双扫描线像素阵列架构，光探测器以小尺寸的金属-半导体-金属(MSM)架构分散形成在显示区，光探测器的两个电极中，一个电极走线在未设置数据线的两列子像素之间，另一个电极走线通过存储电容电极线，虽然光探测器形成在显示区，但并未影响显示面板的开口率，本实施例将光探测器放置在显示区，不会影响周边非显示区的线路排布，有利于实现窄边框设计。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (8)
1.一种薄膜晶体管阵列基板，包括：
衬底(21)；
形成在所述衬底(21)上的扫描线(22)、栅电极(231)和存储电容电极线(24)，所述栅电极(231)与所述扫描线(22)电连接；
覆盖在所述扫描线(22)、所述栅电极(231)和所述存储电容电极线(24)上的栅绝缘层(25)；
形成在所述栅绝缘层(25)上的半导体层(26)、数据线(27)、源电极(233)和漏电极(234)，其中所述扫描线(22)与所述数据线(27)交叉限定多个像素区域，每个像素区域内形成有像素电极(28)，所述半导体层(26)具有第一区域(261)，所述源电极(233)和所述漏电极(234)相互间隔且均与所述半导体层(26)的第一区域(261)接触，所述源电极(233)与所述漏电极(234)之一与所述数据线(27)电连接，所述源电极(233)与所述漏电极(234)之另一与所述像素电极(28)电连接；
其特征在于，
所述栅绝缘层(25)上还形成有第一电极(41)、第二电极(42)和电极引线(43)，所述半导体层(26)还具有第二区域(262)，所述第一电极(41)和所述第二电极(42)相互间隔且均与所述半导体层(26)的第二区域(262)接触，所述第一电极(41)、所述半导体层(26)的第二区域(262)与所述第二电极(42)之间形成金属-半导体-金属结构的光探测器(40)，所述栅绝缘层(25)中形成有过孔(251)，所述第一电极(41)与所述第二电极(42)之一与所述电极引线(43)相连并通过所述电极引线(43)引出，所述第一电极(41)与所述第二电极(42)之另一通过所述过孔(251)与所述存储电容电极线(24)电连接；
所述光探测器(40)的数量为多个，分布在所述衬底(21)上；
所述薄膜晶体管阵列基板采用双扫描线像素阵列结构，两条相邻数据线(27)之间设有两列像素电极(28)，每条数据线(27)与位于该条数据线(27)两侧的两列像素电极(28)相连，上下相邻两行的像素电极(28)之间设有两条紧邻的扫描线(22)，同一行的像素电极(28)连接在位于该行像素电极(28)上下两侧的两条扫描线(22)上，所述光探测器(40)设置在两条相邻数据线(27)之间的两列像素电极(28)之间。
2.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述第一电极(41)与所述电极引线(43)相连并通过所述电极引线(43)引出连接至第一公共电位，所述第二电极(42)通过所述过孔(251)与所述存储电容电极线(24)电连接，所述第二电极(42)通过所述存储电容电极线(24)连接至第二公共电位。
3.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，每个像素区域内均设置有一个所述光探测器(40)，且所有光探测器(40)均位于每两条相邻数据线(27)之间的两列像素电极(28)之间，位于同一列上的光探测器(40)通过同一条电极引线(43)引出。
4.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述半导体层(26)采用非晶硅层(26a)。
5.如权利要求4所述的薄膜晶体管阵列基板，其特征在于，所述半导体层(26)还包括掺杂非晶硅层(26b)；所述半导体层(26)的第一区域(261)和所述半导体层(26)的第二区域(262)均形成有所述非晶硅层(26a)和所述掺杂非晶硅层(26b)，或者所述半导体层(26)的第一区域(261)形成有所述非晶硅层(26a)和所述掺杂非晶硅层(26b)，所述半导体层(26)的第二区域(262)仅形成有所述非晶硅层(26a)。
6.一种薄膜晶体管阵列基板的制作方法，其特征在于，该制作方法用于制作如权利要求1至5任一项所述的薄膜晶体管阵列基板，并包括如下步骤：
在所述衬底(21)上沉积第一金属层，并利用蚀刻工艺对所述第一金属层进行蚀刻图形化以制作形成所述扫描线(22)、所述栅电极(231)和所述存储电容电极线(24)；
在所述衬底(21)上沉积形成所述栅绝缘层(25)，其中所述栅绝缘层(25)覆盖所述扫描线(22)、所述栅电极(231)和所述存储电容电极线(24)；
在所述栅绝缘层(25)上沉积半导体材料薄膜，并利用蚀刻工艺对所述半导体材料薄膜进行蚀刻图形化以制作形成所述半导体层(26)；
利用蚀刻工艺对所述栅绝缘层(25)进行蚀刻图形化以在所述栅绝缘层(25)中制作形成所述过孔(251)；
在所述栅绝缘层(25)上沉积第二金属层，并利用蚀刻工艺对所述第二金属层进行蚀刻图形化以制作形成所述数据线(27)、所述源电极(233)、所述漏电极(234)、所述第一电极(41)、所述第二电极(42)和所述电极引线(43)，其中所述第一电极(41)与所述第二电极(42)之一与所述电极引线(43)相连并通过所述电极引线(43)引出，所述第一电极(41)与所述第二电极(42)之另一填入所述过孔(251)中与所述存储电容电极线(24)电连接；
在每个像素区域内制作形成所述像素电极(28)。
7.一种液晶显示面板，包括薄膜晶体管阵列基板(20、20a)和彩色滤光片基板(30)以及夹置在所述薄膜晶体管阵列基板(20、20a)与所述彩色滤光片基板(30)之间的液晶层，所述彩色滤光片基板(30)上形成有遮光层(31)，其特征在于，所述薄膜晶体管阵列基板(20、20a)为权利要求1至5任一项所述的薄膜晶体管阵列基板，所述遮光层(31)与每个光探测器(40)的沟道区相对应的位置形成缺口(33)。
8.如权利要求7所述的液晶显示面板，其特征在于，所述液晶显示面板还包括背光控制器(50)和背光源(60)，所述背光控制器(50)与所述光探测器(40)及所述背光源(60)连接，所述背光控制器(50)根据所述光探测器(40)的检测结果自动调整所述背光源(60)的亮度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610048203.7A CN105702682B (zh) | 2016-01-25 | 2016-01-25 | 薄膜晶体管阵列基板及制作方法与液晶显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610048203.7A CN105702682B (zh) | 2016-01-25 | 2016-01-25 | 薄膜晶体管阵列基板及制作方法与液晶显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105702682A CN105702682A (zh) | 2016-06-22 |
| CN105702682B true CN105702682B (zh) | 2019-01-22 |
Family
ID=56229413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610048203.7A Active CN105702682B (zh) | 2016-01-25 | 2016-01-25 | 薄膜晶体管阵列基板及制作方法与液晶显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105702682B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110412540B (zh) * | 2019-07-30 | 2022-05-13 | Oppo广东移动通信有限公司 | 光发射模组、飞行时间相机和电子装置 |
| CN113690287B (zh) * | 2021-08-24 | 2024-05-28 | 京东方科技集团股份有限公司 | 显示面板及其制备方法、显示装置 |
| CN114035710B (zh) * | 2021-10-22 | 2024-04-12 | 上海交通大学 | 外触发触控传感阵列及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1607561A (zh) * | 2003-10-15 | 2005-04-20 | 三星电子株式会社 | 具有光传感器的显示装置 |
| CN101216649A (zh) * | 2008-01-10 | 2008-07-09 | 京东方科技集团股份有限公司 | 液晶显示装置阵列基板及驱动方法 |
| CN101881915A (zh) * | 2009-05-06 | 2010-11-10 | 宏碁股份有限公司 | 液晶显示面板、显示装置、光探测装置及光强度调整方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100643038B1 (ko) * | 2000-08-31 | 2006-11-10 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터형 광센서 어레이 기판 |
-
2016
- 2016-01-25 CN CN201610048203.7A patent/CN105702682B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1607561A (zh) * | 2003-10-15 | 2005-04-20 | 三星电子株式会社 | 具有光传感器的显示装置 |
| CN101216649A (zh) * | 2008-01-10 | 2008-07-09 | 京东方科技集团股份有限公司 | 液晶显示装置阵列基板及驱动方法 |
| CN101881915A (zh) * | 2009-05-06 | 2010-11-10 | 宏碁股份有限公司 | 液晶显示面板、显示装置、光探测装置及光强度调整方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105702682A (zh) | 2016-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106200183B (zh) | 薄膜晶体管阵列基板及制作方法和液晶显示面板 | |
| US10475824B2 (en) | Display panel, its manufacturing method, and display device | |
| CN105336751B (zh) | 光电传感器及其制造方法 | |
| CN101636691B (zh) | 显示器和显示器制造方法 | |
| CN109686808A (zh) | 二极管及其制作方法、阵列基板、显示面板 | |
| CN101285975B (zh) | 光感测单元及具此光感测单元的像素结构与液晶显示面板 | |
| CN101634765B (zh) | 显示装置和电子设备 | |
| CN108767016A (zh) | 一种薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN105652541B (zh) | 阵列基板的制作方法及液晶显示面板 | |
| CN103713778B (zh) | 用于光控显示装置的彩膜基板及制备方法、光控显示装置 | |
| EP2109895A1 (en) | A light sensing system | |
| CN101635276A (zh) | 有机发光二极管触控面板及其制作方法 | |
| JP2014006518A (ja) | 半導体装置 | |
| JP2015201647A (ja) | センサー基板、その製造方法、及びこれを有する表示装置 | |
| CN105702682B (zh) | 薄膜晶体管阵列基板及制作方法与液晶显示面板 | |
| CN108279028B (zh) | 光电检测结构及其制作方法、光电检测装置 | |
| CN102751302A (zh) | 微晶硅薄膜探测器制备方法及其应用 | |
| CN108922427A (zh) | 显示屏组件及电子设备 | |
| CN109473448A (zh) | 阵列基板及其制备方法、液晶显示面板、显示装置 | |
| CN109087928A (zh) | 光电探测基板及其制备方法、光电探测装置 | |
| CN110197834A (zh) | 阵列基板及其制作方法、显示面板和指纹识别显示装置 | |
| CN103474573B (zh) | 薄膜晶体管及其制备方法、阵列基板和显示面板 | |
| CN103439841B (zh) | 像素结构、显示面板及其制作方法 | |
| CN103165635A (zh) | 一种射线探测器及其制作方法 | |
| CN109031823A (zh) | 显示屏、电子设备及其控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 215301, 1, Longteng Road, Kunshan, Jiangsu, Suzhou Patentee after: InfoVision Optoelectronics(Kunshan)Co.,Ltd. Address before: 215301, 1, Longteng Road, Kunshan, Jiangsu, Suzhou Patentee before: INFOVISION OPTOELECTRONICS (KUNSHAN) Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |