CN207399174U - 电路和电子设备 - Google Patents

电路和电子设备 Download PDF

Info

Publication number
CN207399174U
CN207399174U CN201721270410.3U CN201721270410U CN207399174U CN 207399174 U CN207399174 U CN 207399174U CN 201721270410 U CN201721270410 U CN 201721270410U CN 207399174 U CN207399174 U CN 207399174U
Authority
CN
China
Prior art keywords
transistor
coupling
pair
coupled
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN201721270410.3U
Other languages
English (en)
Inventor
R·P·鲍尔达
P·安吉利尼
D·K·卡道里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Application granted granted Critical
Publication of CN207399174U publication Critical patent/CN207399174U/zh
Withdrawn - After Issue legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45273—Mirror types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/025—Multiple-port networks using current conveyors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04104—Multi-touch detection in digitiser, i.e. details about the simultaneous detection of a plurality of touching locations, e.g. multiple fingers or pen and finger
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/91—Indexing scheme relating to amplifiers the amplifier has a current mode topology

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Amplifiers (AREA)

Abstract

本申请公开了电路和电子设备。具体而言，差分电流传输器电路包括：两个或更多个单端电流传输器级、以及共用偏置级。第一开关和第二开关被设置在共用偏置级中的晶体管的控制端子与单端级的第一耦合线和第二耦合线中的相应的一个耦合线之间，第一开关和第二开关可以在以下之间切换：电路的复位状态，其中共用偏置级中的晶体管耦合到第一耦合线和第二耦合线，单端级被设置为偏置条件；以及电路的感测状态，其中共用偏置级中的晶体管从第一耦合线和第二耦合线去耦合，单端级处于高阻抗状态，单端级的输入晶体管的控制端被电容地耦合到输入端子。

Description

电路和电子设备
技术领域
本描述总体上涉及电流传输器电路，并且在具体实施例中涉及差分电流传输器电路及对应的设备。
背景技术
电流传输器电路适合于用在各种操作环境中。
举例来说，电流传输器在提供触摸屏控制器的模拟前端的构件块中是有用的，例如在期望读取一组感测电容器的那些情况中是有用的。最近引入了触摸屏控制器，例如用在移动设备中，触摸屏控制器可以提供真正的多点触控能力、支持几乎不受限制的同时触摸。由申请人公司开发的系列控制器是这种控制器的示例。
以下文献是多年来致力于电流传输器电路的大量活动的示例：W.Rarakampontorn等人：“Accurate CMOS-based Current Convevors”,IEEE TRANSACTIONS ONINSTRUMENTATION AND MEASUREMENT，第40卷，第4期，1991年8月，第699-702页；ErikBruun：“CMOS Properties of CMOS Current Conveyors”,Proceedings of the 1996IEEEInternational Symposium on Circuits and Systems，第1卷IEEE，1996年，第144-147页；H.O.Elwan等人：“Low-Voltage Low-Power CMOS Current Conveyors”，IEEETRANSACTIONS ON CIRCUITS AND SYSTEMS-I：FUNDAMENTAL THEORY AND APPLICATIONS，第44卷，第9期，1997年9月，第828-835页；S.A.Mahmoud等人：“Digitally controlled fullydifferential current conveyor：CMOS implementation and applications”，IEEEInternational Symposium on Circuits and Systems(ISCAS)，2005年5月23日至26日，神户，日本，第1622-1625页；以及EP 0383397B1。
实用新型内容
尽管存在这样的密集活动以及用于实现单端电流传输器块的电路的可用性，但仍然需要能够实现差分电流传输器的传送功能的改进的电流传输器布置，其具有提供以下特征中的一个或多个的能力：对差分输入信号的低输入阻抗，这是为了汇集来自不同感测电容器的差分电荷而期望的；对差分输入信号上共模信号的高输入阻抗，这是为了抑制来自寄生电容器的共模电荷而期望的；或高输出阻抗，这是为了将输入节点处的差分电荷递送到输出而期望的。
根据本公开的一个方面，提供了一种电路，包括：
多个协作级，相应的协作级包括：一对晶体管，包括第一晶体管和第二晶体管，其中所述第一晶体管的电流路径与所述第二晶体管的电流路径串联耦合，其中所述第一晶体管和所述第二晶体管被耦合在所述一对晶体管之间的中间点处，其中所述中间点包括所述相应的协作级的输入端子，其中所述一对晶体管包括电容耦合到所述相应的协作级的所述输入端子的控制端子；多个输出分支，由所述一对晶体管驱动，其中所述多个输出分支被耦合在所述电路的输出端子处；第一耦合线，耦合所述多个协作级中的每个协作级的所述第一晶体管的所述控制端子；第二耦合线，耦合所述多个协作级中的每个协作级的所述第二晶体管的所述控制端子；以及
共用偏置级，包括另一对晶体管，所述另一对晶体管以电流路径串联的方式被布置，并且被耦合在所述另一对晶体管之间的另一中间点处，其中所述另一中间点包括所述电路的另一输入端子，其中所述另一对晶体管的控制端子分别可耦合到所述第一耦合线和所述第二耦合线。
在一个实施例中，所述第一晶体管和所述第二晶体管被耦合，以在所述一对晶体管之间的所述中间点处形成节点。
在一个实施例中，所述电路还包括：第一开关，耦合在所述另一对晶体管中的第一晶体管的所述控制端子与所述第一耦合线之间；以及第二开关，耦合在所述另一对晶体管中的第二晶体管的所述控制端与所述第二耦合线之间，其中所述第一开关和所述第二开关在以下之间可切换：所述电路的复位状态，其中所述另一对晶体管被耦合到所述第一耦合线和所述第二耦合线；以及所述电路的感测状态，其中所述另一对晶体管从所述第一耦合线和所述第二耦合线去耦合。
在一个实施例中，响应于所述第一开关和所述第二开关被切换到所述电路的所述复位状态，所述多个协作级被设置为偏置条件。
在一个实施例中，响应于所述第一开关和所述第二开关被切换到所述电路的所述感测状态，所述多个协作级被设置为高阻抗状态，并且其中当所述电路处于所述感测状态时，所述第一晶体管和所述第二晶体管的所述控制端子被电容耦合到所述输入端子。
在一个实施例中，所述相应的协作级还包括：一对电流缓冲器，包括第一电流缓冲器和第二电流缓冲器，其中所述第一电流缓冲器的输入在与所述中间点相对的节点处被耦合到所述第一晶体管的电流路径，其中所述第二电流缓冲器的输入在与所述中间点相对的节点处被耦合到所述第二晶体管的电流路径；以及求和节点，耦合到所述一对电流缓冲器的输出，其中所述求和节点的输出包括所述电路的所述输出端子。
在一个实施例中，所述相应的协作级还包括：第一偏置发生器和第二偏置发生器，分别在所述第一晶体管和所述第二晶体管的所述电流路径上有效，其中所述第一电流缓冲器的输入耦合在所述第一偏置发生器与所述第一晶体管之间，并且其中所述第二电流缓冲器的输入耦合在所述第二偏置发生器与所述第二晶体管之间。
在一个实施例中，所述第一电流缓冲器的控制端子经由第一控制回路而耦合到所述第一晶体管的所述控制端子，并且其中所述第二电流缓冲器的控制端子经由第二控制回路而耦合到所述第二晶体管的所述控制端子。
在一个实施例中，所述一对电流缓冲器包括共栅极连接的晶体管。
在一个实施例中，所述多个输出分支包括与所述一对电流缓冲器的所述输出耦合的电流镜。
在一个实施例中，所述电流镜包括二极管接法晶体管。
在一个实施例中，所述一对晶体管包括相反极性的成对晶体管。
根据本公开的另一方面，提供了一种电子设备，包括：
电路，包括：
多个协作级，相应的协作级包括：
一对晶体管，包括第一晶体管和第二晶体管，其中所述第一晶体管的电流路径与所述第二晶体管的电流路径串联耦合，其中所述第一晶体管和所述第二晶体管在所述一对晶体管之间的中间点处被耦合，其中所述中间点包括所述相应的协作级的输入端子，其中所述一对晶体管包括电容耦合到所述相应的协作级的所述输入端子的控制端子；
多个输出分支，由所述一对晶体管驱动，其中所述多个输出分支被耦合在所述电路的输出端子处；
第一耦合线，耦合所述多个协作级中的每个协作级的所述第一晶体管的所述控制端子；
第二耦合线，耦合所述多个协作级中的每个协作级的所述第二晶体管的所述控制端子；以及
共用偏置级，包括另一对晶体管，所述另一对晶体管以电流路径串联的方式被布置，并且被耦合在所述另一对晶体管之间的另一中间点处，其中所述另一中间点包括所述电路的另一输入端子，其中所述另一对晶体管的控制端子分别可耦合到所述第一耦合线和所述第二耦合线；以及
多个感测电容器，与所述多个协作级的所述输入端子耦合。
在一个实施例中，所述设备包括触摸屏控制器。
在一个实施例中，所述一对晶体管包括相反极性的成对晶体管。
在一个实施例中，所述第一晶体管和所述第二晶体管被耦合，以在所述一对晶体管之间的所述中间点处形成节点。
在一个实施例中，所述电路还包括：第一开关，耦合在所述另一对晶体管中的第一晶体管的所述控制端子与所述第一耦合线之间；以及第二开关，耦合在所述另一对晶体管中的第二晶体管的所述控制端与所述第二耦合线之间，其中所述第一开关和所述第二开关在以下之间可切换：所述电路的复位状态，其中所述另一对晶体管被耦合到所述第一耦合线和所述第二耦合线；以及所述电路的感测状态，其中所述另一对晶体管从所述第一耦合线和所述第二耦合线去耦合。
在一个实施例中，所述协作级还包括：一对电流缓冲器，包括第一电流缓冲器和第二电流缓冲器，其中所述第一电流缓冲器的输入在与所述中间点相对的节点处被耦合到所述第一晶体管的电流路径，其中所述第二电流缓冲器的输入在与所述中间点相对的节点处被耦合到所述第二晶体管的电流路径；以及求和节点，耦合到所述一对电流缓冲器的输出，其中所述求和节点的输出包括所述电路的所述输出端子。
一个或多个实施例可以涉及对应的设备(例如，触摸屏控制器)和装置(例如，移动通信装置)、以及可以提供前述特征中的一个或多个的对应方法。
一个或多个实施例可以应用于能够用在触摸屏控制器中的差分电流传输器电路。
根据本公开的实施例，能够支持实现高跨导，这是为了具有对差分信号的小的输入阻抗而期望的。这又可能转化成大的寄生栅极-漏极电容，其可能降低共模噪声抑制。
附图说明
现在将仅通过示例的方式参考附图来描述一个或多个实施例，其中：
图1和图2是使用实施例的可能环境的示例；
图3是实施例的电路图的示例；
图4和图5是说明实施例的可能特征的电路；
图6是实施例的电路图的示例；
图7是实施例的可能特征的示例；以及
图8是实施例的电路图的示例。
具体实施方式
在随后的描述中，图示了一个或多个具体细节，旨在提供对本描述的实施例示例的深入理解。可以在没有这些具体细节中的一个或多个的情况下，或者可以利用其他方法、部件、材料等，来获得实施例。在其他情况下，未详细图示或描述已知的结构、材料或操作，以使得实施例的某些方面将不会不清楚。
在本说明书的框架中提及“实施例”或者“一个实施例”旨在指示：关于该实施例而被描述的特定配置、结构或特性被包括在至少一个实施例中。因此，可能存在于本说明书的一个或多个位置中的诸如“在实施例中”或“在一个实施例中”的短语不一定指代同一个实施例。此外，特定构造、结构或特性可以以任何适当的方式在一个或多个实施例中组合。
本文使用的参考仅为了方便而提供，因此不限定保护程度或实施例的范围。
图1是使用实施例的可能环境的示例，即诸如智能电话、平板、膝上型计算机(该列举仅仅是示例性的而不是限制性的)之类的移动(例如，通信)设备，其包括具有触摸屏控制器TSC的触摸屏TS、提供例如多点触控能力、支持同时触摸。
根据一种布置，电流传输器可以被包括在控制器TSC中。例如，电流传输器可以被包括在触摸屏控制器的模拟前端中，以提供读取一组感测电容器的能力。
当然，对这种可能的使用环境的参考仅仅是示例性的，因此并不是对实施例的范围的限制。
如图2所示，电流传输器10可以用在差分配置中，在差分配置中，待从触摸面板或触摸屏TS提取的信号由与一个节点X1相关联的电容CS1相对于与面板的另外(至少)一个节点X2相关联的电容CS2的变化给出。
尽管可以以不同的方式实现该任务，但是基于电容到电流转换、使用电流传输器电路的读出技术可以提供优于其他技术的许多优点，电流传输器电路在输出节点(例如Z1、Z2)处提供对应的电流Iout1、Iout2。
图2(其中Vcm指示参考电压)示出了面板/屏幕和读出链的第一级的简单模型，其在“最新一代”触摸面板中，可以展现出在每个节点与共用节点之间的大的寄生电容Cp，这可以是噪声大的。
作为非限制性参考，当手指触摸面板时，Cs的典型变化可以是100fF的量级，而电容Cp可以是1nF的量级。假设(再次，作为非限制性参考)共用节点上的电压噪声可以是约300mV，在切换信号Vb为3V的情况下，来自Cp的噪声电荷可能远大于来自Cs的信号电荷。
因此，能够在读取链的第一级处抵消来自Cp的噪声是期望的。
如所指出的，差分(例如全差分)电流传输器电路对实现差分读取链而言是期望的，差分读取链支持抑制共模噪声，其中对于这种差分电流传输器而言，以下特征中的一个或多个是期望的：对X1和X2输入上的差分信号的低输入阻抗，以便支持汇集来自Cs1和Cs2电容器的差分电荷；对X1和X2端子上的共模信号的高输入阻抗，以便支持抑制来自电容器Cp1和Cp2的共模电荷；高输出阻抗，以便支持将输入节点处汇集的差分电荷递送到输出。
S.A.Mahmoud等(已经引用)提出了一种差分电流传输器电路，在该差分电流传输器电路中，施加在X+和X-输入节点上的共模信号作为共模信号被传送到输出节点Z+和Z-；即使该电路可以被认为是实现了全差分电流传输器，但其仍然展现出对共模信号的低输入阻抗，因此未能如所期望的那样为了抑制来自Cp电容器的大噪声而提供对共模信号的高输入阻抗。
一个或多个实施例通过如图3所示的电路100来解决该问题，电路100可以被认为在概念上包括设置在电源线VDD与地GND之间的三个主要块：两个(相同的)单端AB类电流传输器101、102以及一个共用偏置电路10B。
在图3的布置中，两个单端电流传输器101、102的输入晶体管MiN(例如，NMOS)的控制端(例如，栅极)被短路在一起(参见VgN)，并经由电容器Cg而耦合到两个输入节点X1和X2。类似地，两个单端电流传输器101、102的输入晶体管MiP(例如，PMOS)被短路在一起(参见VgP)，并经由电容器Cg而耦合到两个输入节点X1和X2。此外，输入晶体管MiN和MiP也经由两个开关SW1、SW2而耦合到共用偏置电路10B，开关SW1、SW2可由被称为“复位”的信号(来自在图中不可见的控制电路)来操作。
当复位信号处于第一电平(例如，高电平)时，电路100处于复位阶段，这意味着偏置块10B被连接(经由开关SW1、SW2而被导通)到两个单端电流传输器101、102，以便设置所期望的偏置条件。
在复位阶段之后，复位信号可以处于第二电平(例如，低电平)，并且电路进入“感测”阶段，在“感测”阶段中，偏置电路10B从两个单端电流传输器101、102的输入NMOS和PMOS晶体管MiN、MiP的栅极分离(由于开关SW1、SW2而被断开)，两个单端电流传输器101、102保持在高阻抗状态，通过电容器Cg而耦合到输入节点X1和X2。
如果在感测阶段期间，共模信号被施加到X1和X2节点，则VgN和VgP节点与X1和X2一起移动，因此每个单端电流传输器10A、10B的输入分支(例如，MiN、MiP)中的电流不改变，没有信号被传送到输出。
另一方面，如果差分信号被施加到X1和X2，则VgN和VgP节点不会随着X1和X2的移动而移动，因此输入NMOS和PMOS晶体管MiN、MiP的(栅极-源极)电压Vgs改变，并且信号电流通过X1和X2节点进入系统；然后从X1和X2汇集或者来源于X1和X2的电流经由电流镜M1、M2和M3、M4而被镜像在高阻抗输出节点Z1和Z2处。
如图3中所例示的电路可以通过如下方式而令人满意地满足前文所讨论的要求：对于两个单端电流传输器101、102，采取基本上与图4所示的单端推挽式电流传输器电路相对应的电路布置(如果将单端电流传输器101、102中的一个视为通过开关SW1、SW2而单独地耦合到偏置块10B)。
图4是基于包括跨导线性环配置TL的推挽式源跟随器布置的电流传输器电路10的示例，跨导线性环配置TL是施加跨导线原理的回路，即如下的闭合回路：其包含偶数数目的跨导线性元件(TE)，其中相同数目的跨导线性元件TE按顺时针方向和逆时针方向布置，通过顺时针TE的电流的乘积等于通过逆时针TE的电流的乘积。
图4所示的电路包括(设置在电源线VDD与接地GND之间)：一对晶体管MiN、MiP(例如，具有相反极性的诸如NMOS和PMOS的MOSFET)，以其电流路径(在诸如MOSFET的场效应晶体管的情况下的源极-漏极路径)串联的方式被布置，并且被耦合在其间的中间点处，该中间点提供输入端子X(即，X1或X2)；以及两个二极管接法晶体管(例如，再次具有相反极性的MOSFET)M'1、M'3，在晶体管MiN、MiP的电流路径上是有效的。图4所示的电路还包括另一对晶体管(例如，再次具有相反极性的MOSFET)14a、14b，该另一对晶体管以其电流路径串联的方式被布置，并且被耦合在其间的(另一)中间点处，该(另一)中间点提供电路的另一输入端子Y，其中晶体管14a、14b将它们的控制端子(在诸如MOSFET的场效应晶体管的情况下的栅极)以跨导线性环配置耦合到晶体管MiN、MiP的控制端子。电路还包括：在晶体管14a、14b的电流路径上有效的两个电流源140a、140b(例如，另外两个二极管接法晶体管，参见图3中的偏置块10B)，以及与晶体管M'1、M'3以(例如1:M)电流镜布置而耦合的两个晶体管M'2、M'4；晶体管M'2、M'4以其电流路径串联的方式被布置，并且被耦合在其间的中间点处，该中间点提供电路的输出端子Z。
观察到，通过针对电流传输器101、102采用如图3和图4所示的电路可以处理和抑制的共模噪声的量受限于输入节点X1和X2处可用的电压动态范围，即受限于二极管接法的NMOS和PMOS晶体管M1、M3上的电压降。
如同一申请人在同一日期提交的共同待审的意大利专利申请中所详细讨论的，在一个或多个实施例中，可以通过以下来改进输入动态范围：针对块101、102两者，采取与图5所示的晶体管级原理图相对应(通过与图4直接比较)的宽输入摆幅、低噪声的AB类电流传输器10。
以这种方式，二极管接法的NMOS和PMOS晶体管M'1、M'2被去除，并被在晶体管MiN、MiP(图5中指定为M01和M02)的电流路径上有效的偏置发生器M03、M04代替，其中动态范围增加，使得大量的共模噪声可以在不饱和的情况下由电路处理。
另外(再次，如前述的共同待审的申请中所详细讨论的)，可以提供具有相应输入和输出的一对电流缓冲器(图5中的M5、M6)，一对电流缓冲器的输入与中间点X相对地耦合到晶体管MiN、MiP(图5中的M01、M02)的电流路径，其中求和节点耦合到这些电流缓冲器的输出，以提供电路的输出端子Z。
更具体地，电流缓冲器M5、M6可以将它们相应的输入耦合在晶体管MiN(M01)与相关联的偏置发生器M03、M13(代替二极管接法晶体管M'1)之间；以及在晶体管MiP(M02)与相关联的偏置发生器M04、M14(代替二极管接法晶体管M'3)之间。
在一个或多个实施例中，电流缓冲器可以包括共栅极连接的晶体管M5、M6，并且输出节点Z可以由求和节点提供，求和节点包括与电流缓冲器M5、M6的输出耦合的电流镜M7、M8和M9、M10。在一个或多个实施例中，电流镜可以包括二极管接法晶体管(例如，M7和M9)。
总之，在图5的晶体管级表示中，适用以下关系：图3和图4的晶体管14a、14b可以等效于图5的晶体管M11、M12；图3和图4的晶体管MiN、MiP可以等效于图5的晶体管M01、M02；图3和图4的发生器M'1、M'3可以等效于图5的晶体管M03、M13和M04、M14。
图6示出了图5的晶体管级表示如何可以被变换成图3的三块布局，以支持输入摆幅的改进：图5的符号适用于图6右侧上的电流传输器101、102，以用于直接参考。
在一个或多个实施例中，由于对共模输入信号所示的高输入阻抗，获得了对共模噪声的抑制。
原本观察到，由于Cg电容器与VgN和VgP节点上的任何其他寄生电容之间的电容分压器，该阻抗不是无限大的。这些节点上的大寄生电容可能导致对共模信号的输入阻抗的下降，以及因此的共模噪声抑制的下降。
对节点VgN和VgP上的总寄生电容的最大贡献被发现是由于输入NMOS和PMOS晶体管(即，MiN/M01和MiP/M02)的栅极-漏极电容。这些可以包括“大”MOS晶体管，以便支持实现高跨导，这是为了具有对差分信号的小的输入阻抗而期望的。
这又可能转化成大的寄生栅极-漏极电容，其可能降低共模噪声抑制。
图7是块101、102的可能修改的示例，其可以支持解决该问题：为了简单起见，图7中仅示出了图6的块101、102中的一个。
在如图7所例示的一个或多个实施例中，(缓冲器)晶体管M5和M6的控制(例如，在场效应晶体管的情况下的栅极)电压VcP和VcN由控制回路(包括两个晶体管M08和M09，两者均在VDD与GND之间有效)驱动，以便使晶体管MiN/M01和MiP/M02的栅极-漏极电压保持固定。以这种方式，栅极-漏极电容贡献减小(几乎消除)，并且节点VgN和VgP上的总寄生电容对应地减小。
各种应用(例如，触摸面板应用)通常可能包括多于两个的感测节点。
因此，期望能够对应地将差分电流传输器的输入和输出节点的数目增加到一般值n。
在一个或多个实施例中，图3和图6中所例示的基本布局(一个共用偏置块10B服务两个单端电流传输器块101、102)可以被扩展成n个电流传输器块101、102、...10n，因而通过仅添加所需数目的单端电流传输器、并将其VgN和VgP节点(例如VgN1、VgP1，VgN2、VgP2，...VgNn、VgPn)连接到全差分电流传输器的“共用”节点VgN和VgP，来增加输入信号X1、X2、...Xn和输出信号Z1、Z2、...Zn的数目，如图8所例示的，全差分电流传输器可以经由开关SW1、SW2而耦合到共用偏置块10B。
以这种方式，每个单端电流传输器块101、102、...10n的输出Z1、Z2、...Zn将是反映节点X1、X2、...Xn处相应的输入电流与所有这些输入节点的平均输入信号之间的差异的电流。在图8中提供了这种布置的示例性表示。
因此，一个或多个实施例可以涉及电路(例如，电路10)，包括：多个协作级(例如，单端级，参见例如图3和图6中的101、102，以及图8中的101、102、...10n)，在多个协作即中的这些级包括：包括第一晶体管(例如，MiN)和第二晶体管(例如，MiP)的一对晶体管(例如MiN、MiP)，该对晶体管中的晶体管以其电流路径(在诸如MOSFET的场效应晶体管的情况下的源极-漏极)串联的方式被布置、并且被耦合在该对晶体管的晶体管之间的中间点处，该中间点包括该级的输入端子(参见，例如图3和图6中的X1和X2，以及图8中的X1、X2、...Xn)，该对晶体管中的晶体管包括电容性地耦合(例如Cg)到该级的输入端子的控制端子(在诸如MOSFET的场效应晶体管的情况下的栅极)；由该对晶体管中的晶体管驱动的输出分支(参见，例如图3中的M'1、M'2，M'3、M'4，以及图6中的M7、M8，M9、M10)，输出分支耦合在包括电路的输出端子(参见，例如图3和图6中的Z1、Z2，以及图8中的Z1、Z2、...Zn)的输出节点处；耦合上述多个级中的级中的上述晶体管对中的第一晶体管(例如，MiN)的控制端子的第一耦合线(参见，例如VgN)；耦合上述多个级中的级中的上述晶体管对中的第二晶体管(例如，MiP)的控制端子的第二耦合线(参见，例如VgP)；以及用于多个级中的级的共用偏置级(例如10B)，偏置级包括另一对晶体管(例如，14a、14b)，该另一对晶体管以其电流路径串联的方式被布置、并且被耦合在该另一对晶体管的晶体管之间的另一中间点处，该另一中间点包括电路的另一输入端子(例如，Y)，其中该另一对晶体管中的晶体管具有可分别耦合到(例如，在SW1、SW2处)所述多个级中的第一耦合线和第二耦合线的控制端子。
一个或多个实施例可以包括第一开关(例如SW1)和第二开关(例如SW2)，第一开关和第二开关被设置在共用偏置级中的另一对晶体管的晶体管中的一个晶体管的控制端子与所述多个级中的第一耦合线(VgN)和第二耦合线(VgP)中的相应的一个耦合线之间，第一开关和第二开关可在电路(10)的复位状态与电路(10)的感测状态之间切换：在电路(10)的复位状态中，共用偏置级(10B)中的另一对晶体管(14a、14b)的晶体管耦合到所述多个级(101、102，101、102、...10n)中的第一耦合线(VgN)和第二耦合线(VgP)，所述多个级(101、102，101、102、...10n)被设置为偏置条件；在电路(10)的感测状态中，共用偏置级(10B)中的另一对晶体管(14a、14b)的晶体管从所述多个级(101、102，101、102、...10n)中的第一耦合线(VgN)和第二耦合线(VgP)去耦合，所述多个级(101、102，101、102、...10n)中的级处于高阻抗状态，其中上述一对晶体管(MiN、MiP)中的第一晶体管(MiN)和第二晶体管(MiP)的控制端子电容性地耦合(Cg)到级输入端子(X1、X2，X1、X2、...Xn)。
在一个或多个实施例中，多个级中的级可以包括：具有相应的输入和输出的一对电流缓冲器(例如M5、M6)，一对电流缓冲器中的电流缓冲器的输入以与包括该级的输入端子的所述中间点相对的方式耦合到一对晶体管中的晶体管的电流路径；以及耦合到一对电流缓冲器中的电流缓冲器的输出的求和节点(例如，M7、M8，M9、M10)，求和节点的输出包括该级的上述输出端子。
在一个或多个实施例中，多个级中的级可以包括：在上述一对晶体管中的晶体管的电流路径上有效的第一偏置发生器和第二偏置发生器(例如，M03、M13，M04、M14)，其中一对电流缓冲器中的电流缓冲器将其相应的输入耦合在第一偏置发生器与一对晶体管的晶体管中的一个晶体管之间，以及在第二偏置发生器与一对晶体管的晶体管中的另一晶体管之间。
在一个或多个实施例中，电流缓冲器可以包括具有控制端子(例如，VcP、VcN)的晶体管，控制端子经由控制回路(例如，M08、M09)与上述一对晶体管中的第一晶体管和第二晶体管的控制端子耦合。
在一个或多个实施例中，电流缓冲器可以包括共栅极连接的晶体管。
在一个或多个实施例中，多个级中的级中的输出分支可以包括电流镜(例如，M7、M8，M9、M10)，电流镜与一对电流缓冲器中的电流缓冲器的输出耦合。
在一个或多个实施例中，电流镜可以包括二极管接法晶体管。
在一个或多个实施例中，上述晶体管对(例如，MiN、MiP和14a、14b)可以包括相反极性的成对晶体管(例如，NMOS和PMOS)。
在一个或多个实施例中，设备(例如，图1中的TSC)可以包括：根据上述一个或多个实施例的电路；以及与上述多个级中的级中的输入端子耦合的多个感测电容器(参见，例如图2中的CS1、Cs2和图8中的CS1、Cs2、...CSn)。
一个或多个实施例的设备可以包括触摸屏控制器。
在一个或多个实施例中，装置(例如，图1中的装置MD)可以包括根据一个或多个实施例的设备(例如，TSC)，该装置对上述多个感测电容器的值敏感，上述多个感测电容器与上述多个级中的级中的输入端子耦合。
在一个或多个实施例中，一种方法可以包括：提供根据一个或多个实施例的设备；以及通过相对于上述多个级中的第一耦合线和第二耦合线、交替地耦合和去耦合(例如，经由开关SW1和SW2)对于多个级中的级而言的共用偏置级中的另一对晶体管中的晶体管，来感测上述多个感测电容器的值，上述多个感测电容器与上述多个级中的级的输入端子耦合。
在一个或多个实施例中，感测上述多个感测电容器的值包括：感测在上述设备中上述电路的上述多个级中的级的输入端子处的电流与上述电流在多个级上的平均值之间的差异。
在不妨碍基本原理的情况下，可以相对于仅通过示例的方式公开的内容来甚至显著地改变细节和实施例，而不会脱离保护范围。

Claims (18)

1.一种电路，其特征在于，包括：
多个协作级，相应的协作级包括：
一对晶体管，包括第一晶体管和第二晶体管，其中所述第一晶体管的电流路径与所述第二晶体管的电流路径串联耦合，其中所述第一晶体管和所述第二晶体管被耦合在所述一对晶体管之间的中间点处，其中所述中间点包括所述相应的协作级的输入端子，其中所述一对晶体管包括电容耦合到所述相应的协作级的所述输入端子的控制端子；
多个输出分支，由所述一对晶体管驱动，其中所述多个输出分支被耦合在所述电路的输出端子处；
第一耦合线，耦合所述多个协作级中的每个协作级的所述第一晶体管的所述控制端子；
第二耦合线，耦合所述多个协作级中的每个协作级的所述第二晶体管的所述控制端子；以及
共用偏置级，包括另一对晶体管，所述另一对晶体管以电流路径串联的方式被布置，并且被耦合在所述另一对晶体管之间的另一中间点处，其中所述另一中间点包括所述电路的另一输入端子，其中所述另一对晶体管的控制端子分别可耦合到所述第一耦合线和所述第二耦合线。
2.根据权利要求1所述的电路，其特征在于，所述第一晶体管和所述第二晶体管被耦合，以在所述一对晶体管之间的所述中间点处形成节点。
3.根据权利要求1所述的电路，其特征在于，还包括：
第一开关，耦合在所述另一对晶体管中的第一晶体管的所述控制端子与所述第一耦合线之间；以及
第二开关，耦合在所述另一对晶体管中的第二晶体管的所述控制端与所述第二耦合线之间，其中所述第一开关和所述第二开关在以下之间可切换：
所述电路的复位状态，其中所述另一对晶体管被耦合到所述第一耦合线和所述第二耦合线；以及
所述电路的感测状态，其中所述另一对晶体管从所述第一耦合线和所述第二耦合线去耦合。
4.根据权利要求3所述的电路，其特征在于，响应于所述第一开关和所述第二开关被切换到所述电路的所述复位状态，所述多个协作级被设置为偏置条件。
5.根据权利要求3所述的电路，其特征在于，响应于所述第一开关和所述第二开关被切换到所述电路的所述感测状态，所述多个协作级被设置为高阻抗状态，并且其中当所述电路处于所述感测状态时，所述第一晶体管和所述第二晶体管的所述控制端子被电容耦合到所述输入端子。
6.根据权利要求1所述的电路，其特征在于，所述相应的协作级还包括：
一对电流缓冲器，包括第一电流缓冲器和第二电流缓冲器，其中所述第一电流缓冲器的输入在与所述中间点相对的节点处被耦合到所述第一晶体管的电流路径，其中所述第二电流缓冲器的输入在与所述中间点相对的节点处被耦合到所述第二晶体管的电流路径；以及
求和节点，耦合到所述一对电流缓冲器的输出，其中所述求和节点的输出包括所述电路的所述输出端子。
7.根据权利要求6所述的电路，其特征在于，所述相应的协作级还包括：
第一偏置发生器和第二偏置发生器，分别在所述第一晶体管和所述第二晶体管的所述电流路径上有效，其中所述第一电流缓冲器的输入耦合在所述第一偏置发生器与所述第一晶体管之间，并且其中所述第二电流缓冲器的输入耦合在所述第二偏置发生器与所述第二晶体管之间。
8.根据权利要求7所述的电路，其特征在于，所述第一电流缓冲器的控制端子经由第一控制回路而耦合到所述第一晶体管的所述控制端子，并且其中所述第二电流缓冲器的控制端子经由第二控制回路而耦合到所述第二晶体管的所述控制端子。
9.根据权利要求6所述的电路，其特征在于，所述一对电流缓冲器包括共栅极连接的晶体管。
10.根据权利要求6所述的电路，其特征在于，所述多个输出分支包括与所述一对电流缓冲器的所述输出耦合的电流镜。
11.根据权利要求10所述的电路，其特征在于，所述电流镜包括二极管接法晶体管。
12.根据权利要求1所述的电路，其特征在于，所述一对晶体管包括相反极性的成对晶体管。
13.一种电子设备，其特征在于，包括：
电路，包括：
多个协作级，相应的协作级包括：
一对晶体管，包括第一晶体管和第二晶体管，其中所述第一晶体管的电流路径与所述第二晶体管的电流路径串联耦合，其中所述第一晶体管和所述第二晶体管在所述一对晶体管之间的中间点处被耦合，其中所述中间点包括所述相应的协作级的输入端子，其中所述一对晶体管包括电容耦合到所述相应的协作级的所述输入端子的控制端子；
多个输出分支，由所述一对晶体管驱动，其中所述多个输出分支被耦合在所述电路的输出端子处；
第一耦合线，耦合所述多个协作级中的每个协作级的所述第一晶体管的所述控制端子；
第二耦合线，耦合所述多个协作级中的每个协作级的所述第二晶体管的所述控制端子；以及
共用偏置级，包括另一对晶体管，所述另一对晶体管以电流路径串联的方式被布置，并且被耦合在所述另一对晶体管之间的另一中间点处，其中所述另一中间点包括所述电路的另一输入端子，其中所述另一对晶体管的控制端子分别可耦合到所述第一耦合线和所述第二耦合线；以及
多个感测电容器，与所述多个协作级的所述输入端子耦合。
14.根据权利要求13所述的电子设备，其特征在于，所述设备包括触摸屏控制器。
15.根据权利要求13所述的电子设备，其特征在于，所述一对晶体管包括相反极性的成对晶体管。
16.根据权利要求13所述的电子设备，其特征在于，所述第一晶体管和所述第二晶体管被耦合，以在所述一对晶体管之间的所述中间点处形成节点。
17.根据权利要求13所述的电子设备，其特征在于，所述电路还包括：
第一开关，耦合在所述另一对晶体管中的第一晶体管的所述控制端子与所述第一耦合线之间；以及
第二开关，耦合在所述另一对晶体管中的第二晶体管的所述控制端与所述第二耦合线之间，其中所述第一开关和所述第二开关在以下之间可切换：
所述电路的复位状态，其中所述另一对晶体管被耦合到所述第一耦合线和所述第二耦合线；以及
所述电路的感测状态，其中所述另一对晶体管从所述第一耦合线和所述第二耦合线去耦合。
18.根据权利要求13所述的电子设备，其特征在于，所述协作级还包括：
一对电流缓冲器，包括第一电流缓冲器和第二电流缓冲器，其中所述第一电流缓冲器的输入在与所述中间点相对的节点处被耦合到所述第一晶体管的电流路径，其中所述第二电流缓冲器的输入在与所述中间点相对的节点处被耦合到所述第二晶体管的电流路径；以及
求和节点，耦合到所述一对电流缓冲器的输出，其中所述求和节点的输出包括所述电路的所述输出端子。
CN201721270410.3U 2017-03-28 2017-09-29 电路和电子设备 Withdrawn - After Issue CN207399174U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT102017000034042 2017-03-28
IT102017000034042A IT201700034042A1 (it) 2017-03-28 2017-03-28 Circuito current conveyor differenziale, dispositivo, apparecchiatura e procedimento corrispondenti

Publications (1)

Publication Number Publication Date
CN207399174U true CN207399174U (zh) 2018-05-22

Family

ID=59521564

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710908470.1A Active CN108667452B (zh) 2017-03-28 2017-09-29 差分电流传输器电路、对应的设备及其操作方法
CN201721270410.3U Withdrawn - After Issue CN207399174U (zh) 2017-03-28 2017-09-29 电路和电子设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201710908470.1A Active CN108667452B (zh) 2017-03-28 2017-09-29 差分电流传输器电路、对应的设备及其操作方法

Country Status (3)

Country Link
US (1) US10788920B2 (zh)
CN (2) CN108667452B (zh)
IT (1) IT201700034042A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108667452A (zh) * 2017-03-28 2018-10-16 意法半导体股份有限公司 差分电流传输器电路、对应的设备及其操作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2228384A (en) 1989-02-17 1990-08-22 Philips Electronic Associated Current conveyor circuit
US8487639B1 (en) * 2008-11-21 2013-07-16 Cypress Semiconductor Corporation Receive demodulator for capacitive sensing
US8866500B2 (en) * 2009-03-26 2014-10-21 Cypress Semiconductor Corporation Multi-functional capacitance sensing circuit with a current conveyor
JP5797973B2 (ja) * 2011-02-08 2015-10-21 ローム株式会社 容量電圧変換回路、それを用いた入力装置、電子機器、ならびに容量電圧変換方法
DE102012108097A1 (de) * 2011-09-09 2013-03-14 Samsung Electronics Co., Ltd. Berührungssteuerungen, Verfahren davon und Vorrichtungen mit den Berührungssteuerungen
US9513741B2 (en) * 2013-08-22 2016-12-06 Texas Instruments Incorporated Low noise capacitive sensor with integrated bandpass filter
GB2518871A (en) * 2013-10-03 2015-04-08 Nokia Technologies Oy Sensing
US9740351B2 (en) * 2015-05-15 2017-08-22 Synaptics Incorporated Multi-step incremental switching scheme
IT201700034042A1 (it) * 2017-03-28 2018-09-28 St Microelectronics Srl Circuito current conveyor differenziale, dispositivo, apparecchiatura e procedimento corrispondenti

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108667452A (zh) * 2017-03-28 2018-10-16 意法半导体股份有限公司 差分电流传输器电路、对应的设备及其操作方法
CN108667452B (zh) * 2017-03-28 2022-04-15 意法半导体股份有限公司 差分电流传输器电路、对应的设备及其操作方法

Also Published As

Publication number Publication date
IT201700034042A1 (it) 2018-09-28
US10788920B2 (en) 2020-09-29
US20180284939A1 (en) 2018-10-04
CN108667452A (zh) 2018-10-16
CN108667452B (zh) 2022-04-15

Similar Documents

Publication Publication Date Title
US7345530B1 (en) Regulated switch driving scheme in switched-capacitor amplifiers with opamp-sharing
US7129756B2 (en) Semiconductor integrated circuit
CN207397149U (zh) 电流传送器电路以及对应的设备
WO2006117860A1 (ja) 差動駆動回路およびそれを内蔵する電子機器
JP2009168841A (ja) 演算増幅器及び駆動回路、液晶表示装置の駆動方法
US20100283527A1 (en) Analog Switch
CN207399174U (zh) 电路和电子设备
CN103312326B (zh) 具有输出阻抗补偿辅助差分晶体管的数模转换器电流单元
CN107071640B (zh) 一种双电压域驱动运算电路
Dong et al. A 0.25-V 90 dB PVT-stabilized four-stage OTA with linear Q-factor modulation and fast slew-rate enhancement for ultra-low supply ADCs
CN105141303B (zh) 斜率控制电路
JP6076725B2 (ja) レベルシフト回路
CA2340516A1 (en) Driver circuit
EP1652300A1 (en) Differential circuits
JP3888955B2 (ja) レシーバ回路
CN216904867U (zh) 一种混合逻辑电路及芯片
CN102832956B (zh) 包络检测器与相关方法
US7355450B1 (en) Differential input buffers for low power supply
CN1835402B (zh) 自偏压式高频逻辑门与应用其的或非门、与非门
US7573334B2 (en) Bias control circuitry for amplifiers and related systems and methods of operation
US20070035334A1 (en) Comparator
BE1000333A7 (nl) Correctieketen voor een versterker.
JP3355513B2 (ja) 論理回路
ElGemmazy et al. A novel CMOS-based fully differential operational floating conveyor
Hu et al. A low-power 900 mV rail-to-rail class-AB operational amplifier

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
AV01 Patent right actively abandoned
AV01 Patent right actively abandoned
AV01 Patent right actively abandoned

Granted publication date: 20180522

Effective date of abandoning: 20220415

AV01 Patent right actively abandoned

Granted publication date: 20180522

Effective date of abandoning: 20220415