CN207149545U - 半导体器件的封装件 - Google Patents

半导体器件的封装件 Download PDF

Info

Publication number
CN207149545U
CN207149545U CN201721158902.3U CN201721158902U CN207149545U CN 207149545 U CN207149545 U CN 207149545U CN 201721158902 U CN201721158902 U CN 201721158902U CN 207149545 U CN207149545 U CN 207149545U
Authority
CN
China
Prior art keywords
chip
chip carrier
semiconductor
packaging part
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201721158902.3U
Other languages
English (en)
Inventor
彭森
罗高峰
许建明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shaoyang University
Original Assignee
Shaoyang University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shaoyang University filed Critical Shaoyang University
Priority to CN201721158902.3U priority Critical patent/CN207149545U/zh
Application granted granted Critical
Publication of CN207149545U publication Critical patent/CN207149545U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型提供了一种半导体器件的封装件，包括半导体芯片、芯片座、位于芯片座两旁的引脚，以及用于包封所述半导体芯片、芯片座和引脚的封装胶层；所述芯片座的下表面裸露；所述的半导体芯片固定在所述芯片座的上表面上；所述的引脚与半导体芯片电性连接；所述的芯片座包括上层芯片座、下层芯片座、及一组用于连接上层芯片座和下层芯片座的金属连接柱；所述的封装胶层、上层芯片座、下层芯片座和各所述的金属连接柱之间围成一空腔，所述的封装胶层上设有一组用于连通外界与所述的空腔的通孔。本实用新型提高了半导体器件的封装件的散热效果。

Description

半导体器件的封装件
技术领域
本实用新型涉及一种半导体器件的封装件。
背景技术
随着电子组件的功能口益复杂及其体积小型化的趋势，电子组件的集成电路因工作而产生的热量也随之增加，从而缩短了半导体芯片的寿命。
授权公告号为CN202282343U的实用新型专利公开了一种半导体封装件，包括导线架、半导体芯片及封装胶，其导线架具有由导热金属构成的芯片座，芯片座具有上表面与下表面，半导体芯片固定于芯片座的上表面，与导线架电性连接；封装胶用于包封所述导线架及半导体芯片，并将所述芯片座的下表面外露。该半导体封装件将芯片座的下表面外露，半导体芯片驱动时，通过芯片座的下表面即可将热量散发到半导体封装件的外面。
但上述半导体封装件的散热途径相对单一，一定程度上制约了该半导体封装件的散热效果。此为现有技术的不足之处。
实用新型内容
本实用新型所要解决的技术问题是，针对现有技术的不足，提供一种半导体器件的封装件，用于提高散热效果。
为解决上述技术问题，本实用新型提供了一种半导体器件的封装件，包括半导体芯片、由导热金属构成的芯片座、位于所述的芯片座两旁的引脚，以及用于包封所述的半导体芯片、芯片座和引脚的封装胶层；所述芯片座的下表面裸露，所述引脚的一端包封于所述封装胶层的内部；所述的半导体芯片固定在所述芯片座的上表面上，与所述的芯片座电性连接；所述的引脚与所述的半导体芯片电性连接；
所述的芯片座包括上层芯片座、下层芯片座、以及一组用于连接所述上层芯片座和下层芯片座的金属连接柱；所述的上层芯片座和下层芯片座互相平行且位置相对；
所述的封装胶层、上层芯片座、下层芯片座和各所述的金属连接柱之间围成一空腔，所述的封装胶层上设有一组用于连通外界与所述的空腔的通孔。
其中，所述的半导体芯片通过粘合金属层固定于所述芯片座的上表面上。
其中，所述的引脚与所述的半导体芯片，通过金属连接线电性连接。
其中，所述的引脚与所述的半导体芯片通过镀钯键合铜丝电性连接，所述的镀钯键合铜丝密封在所述封装胶层的内部。
其中，所述芯片座的下表面上包覆有锡防护层。
其中，所述上层芯片座、下层芯片座和各金属连接柱，朝向所述空腔的部分的外表面上包覆有锡防护层。
其中，所述的金属连接柱采用圆柱体形连接柱。
与现有技术相比，本实用新型的优点在于：
本实用新型所述半导体器件的封装件，其芯片座的下表面裸露，且其封装胶层、上层芯片座、下层芯片座和各所述的金属连接柱之间围成一空腔，且所述的封装胶层上设有一组用于连通外界与所述的空腔的通孔，半导体芯片驱动时，半导体器件的封装件产生的热量，一部分可以通过芯片座的下表面散发到的外界空气中、一部分可以通过所述的通孔散发到外界空气中，这增加了半导体器件的封装件的散热途径，进而能够提高所述半导体器件的封装件的散热效率。
由此可见，本实用新型与现有技术相比，具有实质性特点和进步，其实施的有益效果也是显而易见的。
附图说明
图1为本实用新型所述半导体器件的封装件的结构示意图；
图2为图1中所示A处的放大示意图。
其中：1、半导体芯片，2、引脚，3、芯片座，3.1、上层芯片座，3.2、下层芯片座，3.3、金属连接柱，3.4、锡防护层，4、金属连接线，5、粘合金属层，6、封装胶层，6.1、通孔，7、空腔，8、锡防护层。
具体实施方式
为使本实用新型的技术方案和优点更加清楚，下面将结合附图，对本实用新型的技术方案进行清楚、完整地描述。
图1-2为本实用新型所述半导体器件的封装件的一种具体实施方式。在本实施方式中，所述的半导体器件的封装件，包括半导体芯片1、由导热金属构成的芯片座3、位于所述的芯片座3两侧的引脚2，以及用于包封所述的半导体芯片1、芯片座3和引脚2的封装胶层6。所述芯片座3的下表面外露（即所述芯片座3的下表面未用封装胶包封），所述引脚2的部分密封于所述的封装胶层6内。所述的半导体芯片1固定在所述芯片座3的上表面，与所述的芯片座3电性连接。所述的引脚2与所述的半导体芯片1电性连接。所述的芯片座3包括上层芯片座3.1、下层芯片座3.2、以及一组用于连接所述上层芯片座3.1和下层芯片座3.2的金属连接柱3.3。所述的上层芯片座3.1和下层芯片座3.2互相平行且位置相对。所述的封装胶层6、上层芯片座3.1、下层芯片座3.2和各所述的金属连接柱3.3之间围成一空腔7，所述的封装胶层6上设有一组用于连通外界与所述的空腔7的通孔6.1。半导体芯片1驱动时，半导体器件的封装件产生的热量，一部分通过芯片座3的下表面散发到的外界空气中、一部分通过各所述通孔6.1内的气流热交换带到外界空气中，从而增加了该半导体器件的封装件的散热途径，进而提高了所述半导体器件的封装件的散热效率。
在本实施方式中，所述的半导体芯片1通过粘合金属层5固定于所述芯片座3的上表面上；所述的引脚2与所述的半导体芯片1，通过金属连接线4电性连接；所述的引脚2与所述的半导体芯片1通过镀钯键合铜丝电性连接，所述的镀钯键合铜丝包封于所述封装胶层6的内部。其中，所述的镀钯键合铜丝由铜芯线和包覆于铜芯线表面的钯层（钯层化学质量成份99.99%）组成。在本实施方式中，所述镀钯键合铜丝的直径为0.07mm，所述粘合金属层5的材质采用银胶。
在本实施方式中，所述芯片座3的下表面上包覆有锡防护层8；所述上层芯片座3.1、下层芯片座3.2和各金属连接柱3.3，朝向所述空腔7的表面上包覆有锡防护层3.4。上述各锡防护层的使用，有助于防止芯片座3被氧化，从而在一定程度上提高了本实施方式的使用年限。
所述封装胶层6的材质可以为环氧类封装胶、有机硅类封装胶、聚氨醋封装胶以及紫外线光固化封装胶等。在本实施方式中，所述的封装胶层6采用环氧树脂封装胶材质。
另外，在本实施方式中，所述的金属连接柱3.3采用圆柱体形连接柱，便于实现。
其中，需要说明的是，本实用新型中所涉及的各方位词均以旋转之前的图1为基准。所述旋转之前的图1，即为将图1沿逆时针方向旋转90°后所对应的图。
综上，本实用新型提高了半导体器件的封装件的散热效率，进而提高了半导体器件的封装件的散热效果。
以上实施方式仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施方式对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施方式所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施方式技术方案的范围。

Claims (7)

1.一种半导体器件的封装件，包括半导体芯片（1）、由导热金属构成的芯片座（3）、位于所述的芯片座（3）两旁的引脚（2），以及用于包封所述的半导体芯片（1）、芯片座（3）和引脚（2）的封装胶层（6）；所述芯片座（3）的下表面裸露，所述引脚（2）的一端密封于所述封装胶层（6）的内部；所述的半导体芯片（1）固定在所述芯片座（3）的上表面上，与所述的芯片座（3）电性连接；所述的引脚（2）与所述的半导体芯片（1）电性连接；其特征在于：
所述的芯片座（3）包括上层芯片座（3.1）、下层芯片座（3.2）、以及一组用于连接所述上层芯片座（3.1）和下层芯片座（3.2）的金属连接柱（3.3）；所述的上层芯片座（3.1）和下层芯片座（3.2）互相平行且位置相对；
所述的封装胶层（6）、上层芯片座（3.1）、下层芯片座（3.2）和各所述的金属连接柱（3.3）之间围成一空腔（7），所述的封装胶层（6）上设有一组用于连通外界与所述的空腔（7）的通孔（6.1）。
2.根据权利要求1所述的半导体器件的封装件，其特征在于：所述的半导体芯片（1）通过粘合金属层（5）固定于所述芯片座（3）的上表面上。
3.根据权利要求1或2所述的半导体器件的封装件，其特征在于：所述的引脚（2）与所述的半导体芯片（1），通过金属连接线（4）电性连接。
4.根据权利要求1或2所述的半导体器件的封装件，其特征在于：所述的引脚（2）与所述的半导体芯片（1）通过镀钯键合铜丝电性连接，所述的镀钯键合铜丝密封在所述封装胶层（6）的内部。
5.根据权利要求1或2所述的半导体器件的封装件，其特征在于：所述芯片座（3）的下表面上包覆有锡防护层。
6.根据权利要求1或2所述的半导体器件的封装件，其特征在于：所述上层芯片座（3.1）、下层芯片座（3.2）和各金属连接柱（3.3），朝向所述空腔（7）的部分的表面上包覆有锡防护层。
7.根据权利要求1或2所述的半导体器件的封装件，其特征在于：所述的金属连接柱（3.3）采用圆柱体形连接柱。
CN201721158902.3U 2017-09-11 2017-09-11 半导体器件的封装件 Expired - Fee Related CN207149545U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201721158902.3U CN207149545U (zh) 2017-09-11 2017-09-11 半导体器件的封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201721158902.3U CN207149545U (zh) 2017-09-11 2017-09-11 半导体器件的封装件

Publications (1)

Publication Number Publication Date
CN207149545U true CN207149545U (zh) 2018-03-27

Family

ID=61678529

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201721158902.3U Expired - Fee Related CN207149545U (zh) 2017-09-11 2017-09-11 半导体器件的封装件

Country Status (1)

Country Link
CN (1) CN207149545U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860130A (zh) * 2019-01-18 2019-06-07 南京双电科技实业有限公司 一种用于通信芯片减少叠层封装结构的封装体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860130A (zh) * 2019-01-18 2019-06-07 南京双电科技实业有限公司 一种用于通信芯片减少叠层封装结构的封装体

Similar Documents

Publication Publication Date Title
CN206282838U (zh) 无源器件与有源器件的集成封装结构
JP2007507108A5 (zh)
CN107658270A (zh) 电源转换器用陶瓷外壳
CN208111434U (zh) 一种功率模块
CN207149545U (zh) 半导体器件的封装件
CN101877334B (zh) 具散热增益的半导体装置
CN105632943B (zh) 芯片的超薄嵌入式封装方法
CN205863213U (zh) 一种led驱动芯片的封装结构
CN106684065A (zh) 一种集成式Mini整流桥新结构及其制作工艺
CN206532771U (zh) 散热型半导体器件
CN201655787U (zh) 半导体封装结构
CN219435850U (zh) Mosfet芯片封装结构
CN104952745B (zh) 芯片后组装扇出型封装结构及其生产工艺
CN206789537U (zh) 表面贴装整流芯片
CN206921851U (zh) 防硫化的led封装结构
CN206595249U (zh) 承载大电流的sop器件封装结构
CN100481407C (zh) 晶片上引脚球格阵列封装构造
CN208923107U (zh) Dfn集成电路封装器件
CN209000902U (zh) 一种框架类产品增强散热的封装结构
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
CN209232767U (zh) 一种新型半导体封装结构
CN207183249U (zh) 一种硅通孔内存芯片与铜基板的封装结构
CN206322729U (zh) Csp led封装结构
CN206697450U (zh) 适用于功率mos的新型塑封结构
CN206574708U (zh) 一种电机控制模块集成电路的封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180327

Termination date: 20180911