CN206992117U - 一种双层PiN二极管 - Google Patents
一种双层PiN二极管 Download PDFInfo
- Publication number
- CN206992117U CN206992117U CN201720486537.2U CN201720486537U CN206992117U CN 206992117 U CN206992117 U CN 206992117U CN 201720486537 U CN201720486537 U CN 201720486537U CN 206992117 U CN206992117 U CN 206992117U
- Authority
- CN
- China
- Prior art keywords
- areas
- substrate
- double
- pin diodes
- utility
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
本实用新型涉及一种双层PiN二极管(10),包括:衬底(101);第一P区(102)及第一N区(103),设置于所述衬底(101)内并位于所述衬底(101)的两侧;第二P区(104)及第二N区(105),设置于所述衬底(101)内并位于所述衬底(101)的两侧且分别位于所述第一P区(102)及所述第一N区(103)的下侧。本实用新型采用两层有源区设计,在加直流偏压时,本征区内的载流子分布更加均匀,极大地改善了器件性能。
Description
技术领域
本实用新型涉及集成电路技术及微波天线领域,特别涉及一种双层PiN二极管。
背景技术
近年来,研究天线宽频带、小型化、以及重构与复用的理论日趋活跃。在这种背景下,研究人员提出了一种新型天线概念-等离子体天线,该天线是一种将等离子体作为电磁辐射导向媒质的射频天线。等离子体天线的可利用改变等离子体密度来改变天线的瞬时带宽、且具有大的动态范围;还可以通过改变等离子体谐振、阻抗以及密度等,调整天线的频率、波束宽度、功率、增益和方向性动态参数;另外,等离子体天线在没有激发的状态下,雷达散射截面可以忽略不计,而天线仅在通信发送或接收的短时间内激发,提高了天线的隐蔽性,这些性质可广泛的应用于各种侦察、预警和对抗雷达,星载、机载和导弹天线,微波成像天线,高信噪比的微波通信天线等领域,极大地引起了国内外研究人员的关注,成为了天线研究领域的热点。
但是当前绝大多数的研究只限于气态等离子体天线,对固态等离子体天线的研究几乎还是空白。而固态等离子体一般存在于半导体器件中,无需像气态等离子那样用介质管包裹,具有更好的安全性和稳定性。
横向PiN二极管是产生固态等离子体的重要半导体器件。经理论研究发现,固态等离子PiN二极管在加直流偏压时,直流电流会在其表面形成自由载流子组成的固态等离子体,该等离子体具有类金属特性,使得该等离子体可以接收、辐射和反射电磁波,其辐射特性与表面等离子体的微波传输特性、浓度及分布密切相关。
目前所研究的PiN二极管在加直流偏压时,本征区内的载流子分布会不均匀,本征区内深度越深的地方载流子浓度越低,使得等离子体区域在传输和辐射电磁波时性能衰减,而且这种二极管的功率密度低,使得现有的PiN二极管的应用受到了很大的限制。
实用新型内容
因此,为解决现有技术存在的技术缺陷和不足,本实用新型提出一种双层PiN二极管。
具体地,本实用新型一个实施例提出的一种双层PiN二极管(10),包括:
衬底(101);
衬底(101);
第一P区(102)及第一N区(103),设置于所述衬底(101)内并位于所述衬底(101)的两侧;
第二P区(104)及第二N区(105),设置于所述衬底(101)内并位于所述衬底(101)的两侧且分别位于所述第一P区(102)及所述第一N区(103)的下侧。
在本实用新型的一个实施例中,所述衬底(101)为P型SOI材料;其中,顶层Si的厚度为100μm。
在本实用新型的一个实施例中,所述双层PiN二极管(10)还包括:
第一引线(106),设置于所述衬底(101)内并分别连接所述第一P区(102)与所述第二P区(104);
第二引线(107),设置于所述衬底(101)内并分别连接所述第一N区(103)与所述第二N区(105)。
在本实用新型的一个实施例中,所述双层PiN二极管(10)还包括钝化层(108),所述钝化层覆盖于所述第一引线(106)及所述第二引线(107)上。
与现有技术相比,本实用新型具有以下有益效果:
本实用新型采用双层有源区设计,在加直流偏压时,本征区内的载流子分布更加均匀,极大地改善了器件性能。
附图说明
下面将结合附图,对本实用新型的具体实施方式进行详细的说明。
图1为本实用新型实施例提供的一种双层PiN二极管的结构示意图;
图2a-图2r为本实用新型实施例提供的一种双层PiN二极管的制备方法示意图。
具体实施方式
下面结合具体实施例对本实用新型做进一步详细的描述,但本实用新型的实施方式不限于此。
实施例一
请参见图1,图1为本实用新型实施例提供的一种双层PiN二极管的结构示意图。该双层PiN二极管(10)包括:
衬底(101);
第一P区(102)及第一N区(103),设置于所述衬底(101)内并位于所述衬底(101)的两侧;
第二P区(104)及第二N区(105),设置于所述衬底(101)内并位于所述衬底(101)的两侧且分别位于所述第一P区(102)及所述第一N区(103)的下侧。
优选地,所述第一P区(102)的厚度为80~140nm、掺杂浓度为1×1018~5×1018cm-3;进一步地,所述第一P区(102)的厚度为100nm、掺杂浓度为3.3×1018cm-3可以达到最佳效果。
优选地,所述第一N区(103)的厚度为80~140nm、掺杂浓度为1×1018~5×1018cm-3;进一步地,所述第一N区(103)的厚度为100nm、掺杂浓度为3.3×1018cm-3可以达到最佳效果。
优选地,所述第二P区(104)的厚度为80~140nm、掺杂浓度为1×1018~5×1018cm-3;进一步地,所述第二P区(104)的厚度为100nm、掺杂浓度为3.3×1018cm-3可以达到最佳效果。
优选地,所述第二N区(105)的厚度为80~140nm、掺杂浓度为1×1018~5×1018cm-3;进一步地,所述第二N区(105)的厚度为100nm、掺杂浓度为3.3×1018cm-3可以达到最佳效果。
优选地,所述双层PiN二极管(10)还包括第一引线(106),设置于所述衬底(101)内并分别连接所述第一P区(102)与所述第二P区(104);
第二引线(107),设置于所述衬底(101)内并分别连接所述第一N区(103)与所述第二N区(105)。
优选地,所述双层PiN二极管(10)还包括钝化层(108),所述钝化层设置于所述第一引线(106)及所述第二引线(107)的上面。
可选地,所述钝化层(108)为SiN材料,其厚度为150~200nm。
本实用新型双层PiN二极管,采用双层沟槽设计,在加直流偏压时,本征区内的载流子分布更加均匀,极大地改善了器件性能。
实施例二
请参照图2a-图2r,图2a-图2r为本实用新型实施例提供的一种双层PiN二极管的制备方法示意图,该制备方法包括如下步骤:
第1步、选取SOI衬底001;其中,所述衬底001为P型SOI材料,顶层Si的厚度为100μm、掺杂浓度为1×1014cm-3,如图2a所示;
第2步、利用CVD工艺,在SOI衬底001上生长氮化硅层002,如图2b所示;
第3步、利用光刻工艺,在氮化硅层002表面形成沟槽图形区域;利用干法刻蚀工艺,在沟槽图形区域刻蚀氮化硅层002和SOI衬底001,形成第一有源区沟槽003和第二有源区沟槽004,如图2c所示;
第4步、氧化第一有源区沟槽003及第二有源区沟槽004四周侧壁形成氧化层005,如图2d所示;
第5步、利用湿法刻蚀工艺,刻蚀氧化层005,使第一有源区沟槽003及第二有源区沟槽004平整化,如图2e所示;
第6步、利用CVD工艺,在整个材料表面生长第一SiO2层006,如图2f所示;
第7步、利用湿法刻蚀工艺,选择性刻蚀第一SiO2层006,形成P型有源区待生长区域,如图2g所示;
第8步、利用原位掺杂工艺,在P型有源区待生长区域生长第一P区007和第二P区008;其中,所述第一P区007和所述第二P区008的厚度均为100nm、掺杂浓度均为3.3×1018cm-3,如图2h所示;
第9步、利用干法刻蚀工艺,对第一P区007及第二P区008的表面进行平整化处理;利用湿法刻蚀工艺,去除第一SiO2层006,如图2i所示;第10步、利用CVD工艺,在整个材料表面生长第二SiO2层009,如图2j所示;
第11步、利用湿法刻蚀工艺,选择性刻蚀第二SiO2层009,形成N型有源区待生长区域,如图2k所示;
第12步、利用原位掺杂工艺,在N型有源区待生长区域生长第一N区010和第二N区011;其中,所述第一N区010和所述第二N区011的厚度均为100nm、掺杂浓度均为3.3×1018cm-3,如图2l所示;
第13步、利用干法刻蚀工艺,对第一N区010及第二N区011的表面进行平整化处理;利用湿法刻蚀工艺去除第二SiO2层009,如图2m所示;第14步、利用CMP工艺,去除氮化硅层002和衬底表面的部分多晶硅层,使整个材料表面平整化,如图2n所示;
第15步、利用CVD工艺,在包括SOI衬底001的整个材料的表面生长第三SiO2层012,如图2o所示;
第16步、在950~1150℃温度下,利用退火工艺,激活第一P区007、第二P区008、第一N区010及第二N区011中的杂质;
第17步、利用湿法刻蚀工艺,选择性刻蚀所述第三SiO2层,形成引线孔013,如图2p所示;
第18步、在引线孔013的区域溅射Au材料,形成引线014,如图2q所示;
第19步、在包括引线014的整个材料的表面生长氮化硅钝化层015,如图2r所示。
综上所述,本文中应用了具体个例对本实用新型实施例提供的一种双层PiN二极管及其制备方法的实施方式进行了阐述,以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想;同时,对于本领域的一般技术人员,依据本实用新型的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本实用新型的限制,本实用新型的保护范围应以所附的权利要求为准。
Claims (4)
1.一种双层PiN二极管(10),其特征在于,包括:
衬底(101);
第一P区(102)及第一N区(103),设置于所述衬底(101)内并位于所述衬底(101)的两侧;
第二P区(104)及第二N区(105),设置于所述衬底(101)内并位于所述衬底(101)的两侧且分别位于所述第一P区(102)及所述第一N区(103)的下侧。
2.根据权利要求1所述的双层PiN二极管(10),其特征在于,所述衬底(101)为P型SOI材料;其中,顶层Si的厚度为100μm。
3.根据权利要求1所述的双层PiN二极管(10),其特征在于,还包括:
第一引线(106),设置于所述衬底(101)内并分别连接所述第一P区(102)与所述第二P区(104);
第二引线(107),设置于所述衬底(101)内并分别连接所述第一N区(103)与所述第二N区(105)。
4.根据权利要求3所述的双层PiN二极管(10),其特征在于,还包括钝化层(108),所述钝化层覆盖于所述第一引线(106)及所述第二引线(107)上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201720486537.2U CN206992117U (zh) | 2017-05-05 | 2017-05-05 | 一种双层PiN二极管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201720486537.2U CN206992117U (zh) | 2017-05-05 | 2017-05-05 | 一种双层PiN二极管 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN206992117U true CN206992117U (zh) | 2018-02-09 |
Family
ID=61392278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201720486537.2U Expired - Fee Related CN206992117U (zh) | 2017-05-05 | 2017-05-05 | 一种双层PiN二极管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN206992117U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107093634A (zh) * | 2017-05-05 | 2017-08-25 | 西安科锐盛创新科技有限公司 | 微波PiN二极管 |
CN109599441A (zh) * | 2018-12-29 | 2019-04-09 | 上海华力微电子有限公司 | Soi二极管 |
-
2017
- 2017-05-05 CN CN201720486537.2U patent/CN206992117U/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107093634A (zh) * | 2017-05-05 | 2017-08-25 | 西安科锐盛创新科技有限公司 | 微波PiN二极管 |
CN107093634B (zh) * | 2017-05-05 | 2019-12-10 | 琦星智能科技股份有限公司 | 微波PiN二极管 |
CN109599441A (zh) * | 2018-12-29 | 2019-04-09 | 上海华力微电子有限公司 | Soi二极管 |
CN109599441B (zh) * | 2018-12-29 | 2022-03-18 | 上海华力微电子有限公司 | Soi二极管 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106847903A (zh) | 用于可重构环形天线的SiGe基异质SPiN二极管的制备方法 | |
CN206992117U (zh) | 一种双层PiN二极管 | |
CN106449771B (zh) | 具有SiO2保护作用的固态等离子体PiN二极管及其制备方法 | |
CN106785335A (zh) | 频率可重构偶极子天线的Ge基等离子pin二极管的制备工艺 | |
CN107046163A (zh) | 用于制备全息天线的台状有源区固态等离子二极管制造方法 | |
CN107093634A (zh) | 微波PiN二极管 | |
Kim et al. | Performance enhancements of a microstrip antenna with multiple layer substrates | |
CN107068560B (zh) | 可重构环形天线中基于台状有源区pin二极管串的制备方法 | |
CN106783600A (zh) | 一种固态等离子体PiN二极管及其制备方法 | |
CN106935497A (zh) | 高功率PiN二极管及其制备方法 | |
CN112993052B (zh) | 具有台面结构的异质GeSn基固态等离子体PiN二极管及制备方法 | |
US10367247B2 (en) | Preparation method for GaAs/Ge/GaAs heterogeneous sprintronic (SPiN) diode for loop antenna | |
CN106783593B (zh) | 应用于环形天线的Ge基异质固态等离子二极管的制备方法 | |
CN106653867A (zh) | 基于台状有源区的固态等离子体PiN二极管及其制备方法 | |
WO2018113454A1 (zh) | 用于套筒天线的异质SiGe基等离子pin二极管串的制备方法 | |
CN106785334A (zh) | 具有SiO2保护作用的pin二极管及其制备方法 | |
CN106935496A (zh) | 基于横向多沟道结构的PiN二极管及其制备方法 | |
CN106783595A (zh) | 一种用于环形天线的GaAs/Ge/GaAs异质SPiN二极管的制备方法 | |
CN112993044B (zh) | CdTe-GeSn-CdTe异质横向PiN二极管的制备方法及其器件 | |
CN112993046B (zh) | 一种SiGe-GeSn-SiGe结构的深槽保护PiN二极管及其制备方法 | |
CN106816682A (zh) | 可重构全息天线中的固态等离子pin二极管的制备方法 | |
CN106784020B (zh) | 异质SiGe基固态等离子体PiN二极管的制备方法及其器件 | |
US10665689B2 (en) | Preparation method for platform-shaped active region based P-I-N diode string in reconfigurable loop antenna | |
CN106848605A (zh) | 基于具备台状有源区SPiN二极管可重构全息天线的制备方法 | |
CN107026310A (zh) | 用于套筒天线的具有SiO2保护层的固态等离子pin二极管串的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180209 Termination date: 20210505 |
|
CF01 | Termination of patent right due to non-payment of annual fee |