CN106935496A - 基于横向多沟道结构的PiN二极管及其制备方法 - Google Patents
基于横向多沟道结构的PiN二极管及其制备方法 Download PDFInfo
- Publication number
- CN106935496A CN106935496A CN201710310424.1A CN201710310424A CN106935496A CN 106935496 A CN106935496 A CN 106935496A CN 201710310424 A CN201710310424 A CN 201710310424A CN 106935496 A CN106935496 A CN 106935496A
- Authority
- CN
- China
- Prior art keywords
- areas
- groove area
- preparation
- utilized
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 238000001259 photo etching Methods 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 58
- 238000005516 engineering process Methods 0.000 claims description 25
- 238000001039 wet etching Methods 0.000 claims description 19
- 238000011065 in-situ storage Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052681 coesite Inorganic materials 0.000 claims description 7
- 229910052906 cristobalite Inorganic materials 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 229910052682 stishovite Inorganic materials 0.000 claims description 7
- 229910052905 tridymite Inorganic materials 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 5
- 238000001459 lithography Methods 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 3
- 239000007787 solid Substances 0.000 abstract description 7
- 239000000969 carrier Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 56
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000026267 regulation of growth Effects 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- WABPQHHGFIMREM-AKLPVKDBSA-N lead-210 Chemical compound [210Pb] WABPQHHGFIMREM-AKLPVKDBSA-N 0.000 description 1
- 229910052752 metalloid Inorganic materials 0.000 description 1
- 150000002738 metalloids Chemical class 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Light Receiving Elements (AREA)
Abstract
本发明涉及一种基于横向多沟道结构的PiN二极管及其制备方法。其中，制备方法包括：选取衬底材料；刻蚀衬底分别形成多层沟槽的第一沟槽区和第二沟槽区；在第一沟槽区淀积P型Si形成P区；在第二沟槽区淀积N型Si形成N区；光刻引线以完成PiN二极管的制备。本发明通过在SOI衬底上制备多层有源区沟道，利用高浓度载流子的叠加作用使得整个本征区内载流子浓度达到均匀，从而提高了横向多沟道结构的PiN二极管的功率密度，增强了PiN二极管的固态等离子体特性。
Description
技术领域
本发明属半导体器件制备技术领域，特别涉及一种基于横向多沟道结构的PiN二极管和一种基于横向多沟道结构的PiN二极管的制备方法。
背景技术
传统金属天线由于其重量和体积都相对较大，设计制作不灵活，自重构性和适应性较差，严重制约了雷达与通信系统的发展和性能的进一步提高。因此，近年来，研究天线宽频带、小型化、以及重构与复用的理论日趋活跃。
在这种背景下，研究人员提出了一种新型天线概念-等离子体天线，该天线是一种将等离子体作为电磁辐射导向媒质的射频天线。等离子体天线的可利用改变等离子体密度来改变天线的瞬时带宽、且具有大的动态范围；还可以通过改变等离子体谐振、阻抗以及密度等，调整天线的频率、波束宽度、功率、增益和方向性动态参数；另外，等离子体天线在没有激发的状态下，雷达散射截面可以忽略不计，而天线仅在通信发送或接收的短时间内激发，提高了天线的隐蔽性，这些性质可广泛的应用于各种侦察、预警和对抗雷达，星载、机载和导弹天线，微波成像天线，高信噪比的微波通信天线等领域，极大地引起了国内外研究人员的关注，成为了天线研究领域的热点。
横向PiN二极管是产生固态等离子体的重要半导体器件。经理论研究发现，固态等离子PiN二极管在加直流偏压时，直流电流会在其表面形成自由载流子组成的固态等离子体，该等离子体具有类金属特性，使得该等离子体可以接收、辐射和反射电磁波，其辐射特性与表面等离子体的微波 传输特性、浓度及分布密切相关。
目前所研究的PiN二极管在加直流偏压时，本征区内的载流子分布会不均匀，本征区内深度越深的地方载流子浓度越低，使得等离子体区域在传输和辐射电磁波时性能衰减，而且这种二极管的功率密度低，使得现有的PiN二极管的应用受到了很大的限制。
因此选择何种材料及工艺制备高质量的PiN二极管变的尤为重要。
发明内容
因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种基于横向多沟道结构的PiN二极管及其制备方法。
本发明的一个实施例提供了一种基于横向多沟道结构的PiN二极管的制备方法，包括：
(a)选取衬底材料；
(b)刻蚀衬底分别形成多层沟槽的第一沟槽区和第二沟槽区；
(c)在第一沟槽区淀积P型Si形成P区；
(d)在第二沟槽区淀积N型Si形成N区；
(e)光刻引线以完成PiN二极管的制备。
在本发明的一个实施例中，步骤(b)包括：
(b1)利用化学气相淀积(Chemical Vapor Deposition CVD)工艺，在衬底表面淀积SiN层；
(b2)利用光刻工艺，在SiN层表面分别形成第一沟槽区图形和第二沟槽区图形；
(b3)利用干法刻蚀工艺刻蚀SiN层及衬底以形成第一沟槽区和第二沟槽区。
在本发明的一个实施例中，步骤(c)包括：
(c1)利用CVD工艺，在包括衬底、第一沟槽区和第二沟槽区的整个衬底表面生长第一SiO2层；
(c2)利用湿法刻蚀工艺，去除第一沟槽区表面的第一SiO2层；
(c3)利用原位掺杂工艺，在第一沟槽区淀积P型Si形成多层沟道的P区；
(c4)利用干法刻蚀工艺，对P区表面进行平整化处理；
(c5)利用湿法刻蚀工艺，去除第一SiO2层。
在本发明的一个实施例中，在步骤(c)之前，还包括：
(x1)利用氧化工艺，对第一沟槽区和第二沟槽区的侧壁进行氧化以形成氧化层；
(x2)利用湿法刻蚀工艺，刻蚀氧化层以完成第一沟槽区和第二沟槽区侧壁的平坦化处理。
在本发明的一个实施例中，步骤(d)包括：
(d1)利用CVD工艺，在包括衬底、P区和第二沟槽区的整个衬底表面生长第二SiO2层；
(d2)利用湿法刻蚀工艺，去除第二沟槽区表面的第二SiO2层；
(d3)利用原位掺杂工艺，在第二沟槽区淀积N型Si形成多层沟道的N区；
(d4)利用干法刻蚀工艺，对N区表面进行平整化处理；
(d5)利用湿法刻蚀工艺，去除第二SiO2层。
在本发明的一个实施例中，步骤(e)包括：
(e1)利用CVD工艺，在包括衬底、P区和N区的整个衬底表面生长保 护层；
(e2)利用退火工艺激活P区和N区中的杂质；
(e3)光刻引线孔并制备引线；
(e4)钝化处理并光刻PAD以形成PiN二极管的制备。
在本发明的一个实施例中，衬底为掺杂浓度为1×1014～9×1014cm-3的P型SOI衬底，且其顶层Si材料的厚度为100μm。
在本发明的一个实施例中，P区为包含第一沟道、第二沟道和第三沟道的三层结构。
在本发明的一个实施例中，N区为包含第一沟道、第二沟道和第三沟道的三层结构。
本发明的另一个实施例提供了一种基于横向多沟道结构的PiN二极管，由上述任一实施例提供的制备方法形成。
与现有技术相比，本发明具有以下有益效果：
1)本发明采用多层沟槽设计，在加直流偏压时，本征区内的载流子分布更加均匀，极大地改善了器件性能。
2)本发明结构简单，工艺成本低。
附图说明
为了清楚说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍。下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明实施例提供的一种横向多沟道结构的PiN二极管的制备方法流程图；
图2a-图2r为本发明实施例的一种横向多沟道结构的PiN二极管的制备工艺示意图；
图3为本发明实施例提供的一种横向多沟道结构的PiN二极管的结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种横向多沟道结构的PiN二极管的制备方法流程图，包括：
(a)选取衬底材料；
(b)刻蚀衬底分别形成多层沟槽的第一沟槽区和第二沟槽区；
(c)在第一沟槽区淀积P型Si形成P区；
(d)在第二沟槽区淀积N型Si形成N区；
(e)光刻引线以完成PiN二极管的制备。
进一步地，步骤(b)可以包括：
(b1)利用CVD工艺，在衬底表面淀积SiN层；
(b2)利用光刻工艺，在SiN层表面分别形成第一沟槽区图形和第二沟槽区图形；
(b3)利用干法刻蚀工艺刻蚀SiN层及衬底以形成第一沟槽区和第二沟槽区。
进一步地，步骤(c)可以包括：
(c1)利用CVD工艺，在包括衬底、第一沟槽区和第二沟槽区的整个衬 底表面生长第一SiO2层；
(c2)利用湿法刻蚀工艺，去除第一沟槽区表面的第一SiO2层；
(c3)利用原位掺杂工艺，在第一沟槽区淀积P型Si形成多层沟道的P区；
(c4)利用干法刻蚀工艺，对P区表面进行平整化处理；
(c5)利用湿法刻蚀工艺，去除第一SiO2层。
具体地，在步骤(c)之前，还包括：
(x1)利用氧化工艺，对第一沟槽区和第二沟槽区的侧壁进行氧化以形成氧化层；
(x2)利用湿法刻蚀工艺，刻蚀氧化层以完成第一沟槽区和第二沟槽区侧壁的平坦化处理。
其中，步骤(d)可以包括：
(d1)利用CVD工艺，在包括衬底、P区和第二沟槽区的整个衬底表面生长第二SiO2层；
(d2)利用湿法刻蚀工艺，去除第二沟槽区表面的第二SiO2层；
(d3)利用原位掺杂工艺，在第二沟槽区淀积N型Si形成多层沟道的N区；
(d4)利用干法刻蚀工艺，对N区表面进行平整化处理；
(d5)利用湿法刻蚀工艺，去除第二SiO2层。
进一步地，步骤(e)可以包括：
(e1)利用CVD工艺，在包括衬底、P区和N区的整个衬底表面生长保护层；
(e2)利用退火工艺激活P区和N区中的杂质；
(e3)光刻引线孔并制备引线；
(e4)钝化处理并光刻PAD以形成PiN二极管的制备。
优选地，衬底为掺杂浓度为1×1014～9×1014cm-3的P型SOI衬底，且其顶层Si材料的厚度为100μm。
优选地，P区为包含第一沟道、第二沟道和第三沟道的三层结构。
优选地，N区为包含第一沟道、第二沟道和第三沟道的三层结构。
本实施例提供的横向多沟道结构的PiN二极管的制备方法，通过采用三层沟槽工艺设计，可以在加直流偏压时，本征区内的载流子分布更加均匀，极大地改善了器件性能。
实施例二
请参照图2a-图2r，图2a-图2r为本发明实施例的一种横向多沟道结构的PiN二极管的制备工艺示意图，该制备方法包括如下步骤：
S10、选取SOI衬底。
请参见图2a，该SOI衬底201的掺杂类型为P型，掺杂浓度为1014cm-3，晶向为(100)；SOI衬底201的顶层Si的厚度为100μm。
S20、在SOI衬底表面淀积一层SiN。
请参见图2b，利用CVD工艺，在SOI衬底201上淀积SiN层202。
S30、刻蚀SOI衬底形成有源区沟槽。
请参见图2c，利用光刻工艺在SiN层202上形成有源区图形，利用干法刻蚀工艺在指定位置处刻蚀SiN层202及顶层Si从而形成有源区沟槽。
其中，有源区沟槽为三层沟槽结构；第一沟槽2031的深度为30～100nm；第二沟槽2032的深度为100～300nm；第三沟槽2033的深度为300～500nm。
S40、有源区四周平坦化处理。
请参见图2d，氧化有源区的四周侧壁以使有源区的四周侧壁形成氧化层204。
请参见图2e，利用湿法刻蚀工艺刻蚀有源区的四周侧壁氧化层以完成有源区的四周侧壁平坦化，
S50、淀积第一SiO2层。
请参见图2f，利用CVD方法在整个材料表面淀积第一SiO2层205。
S60、光刻第一SiO2层。
请参见图2g，利用光刻工艺在第一SiO2层205上形成P区图形，利用湿法刻蚀工艺去除P区图形上的第一SiO2层205。
S70、形成第一层沟道、第二层沟道和第三层沟道的P区。
请参见图2h，具体做法可以是：利用原位掺杂的方法，在整个衬底表面的P区图形上淀积P型Si形成第一层沟道的P区2061、第二层沟道的P区2062和第三层沟道的P区2063，通过控制气体流量来控制P区的掺杂浓度。
其中，第一层沟道的P区2061、第二层沟道的P区2062和第三层沟道的P区2063的厚度均为100nm；掺杂浓度均为1×1018～5×1018cm-3。
S80、平整化衬底表面。
请参见图2i，具体做法可以是：先利用干法刻蚀工艺使P区表面平整化，再利用湿法刻蚀工艺去除衬底表面的第一SiO2层205。
S90、在衬底表面淀积第二SiO2层。
请参见图2j，具体做法可以是：利用CVD方法在整个材料表面淀积第二SiO2层207。
S100、光刻第二SiO2层207。
请参见图2k，利用光刻工艺在第二SiO2层207上形成N区图形；利用湿法刻蚀工艺去除N区上的第二SiO2层207。
S110、形成第一层沟道、第二层沟道和第三层沟道的N区。
请参见图2l，利用原位掺杂的方法，在SOI衬底201表面的N区图形上淀积N型Si形成第一层沟道的N区2081、第二层沟道的N区2082和第三层沟道的N区2083，通过控制气体流量来控制N区的掺杂浓度。
S120、平整化衬底表面。
请参见图2m，先利用干法刻蚀工艺使N区表面平整化，再利用湿法刻蚀工艺去除整个材料表面的第二SiO2层207。
S130、衬底表面平坦化。
请参见图2n，可以利用CMP的方法，去除衬底表面的SiN层202，从而使整个材料表面平整化。
S140、淀积SiO2。
请参见图2o，利用CVD方法在整个材料表面淀积一层SiO2保护层209。
S150、杂质激活。
在950-1150℃，退火0.5～2分钟，使离子注入的杂质激活、并且推进有源区中杂质。
S160、在P、N接触区光刻引线孔。
请参照图2p，在保护层209上光刻引线孔210。
S170、形成引线。
请参照图2q，可以在引线孔210溅射金属，合金化形成金属Si化物，并刻蚀掉表面的金属；再在整个材料表面溅射金属211，光刻引线，并将引线连接。
S180、钝化处理，光刻PAD。
请参照图2r，可以通过淀积SiN形成钝化层212，光刻PAD。最终形成固态等离子PIN二极管。
常规制作的固态等离子PIN二极管均为单层沟道，处于激发状态的本征区内载流子浓度分布不均与，造成辐射特性变差。本发明的多沟道二极管解决了本征区内载流子分布不均这一问题，改善了二极管的性能。
实施例三
请参照图3，图3为本发明实施例提供的一种横向多沟道结构的PiN二极管的结构示意图。该固态等离子PIN二极管采用上述实施例所示的制备方法制成。具体地，该固态等离子PIN二极管在SOI衬底301上制备形成，且PIN二极管第一沟道的P区301、N区302、第二沟道的P区303、N区304和第三沟道的P区305、N区306以及横向位于P区和N区之间的I区均位于该SOI衬底的顶层Si3011内。
本实施例提供的PiN二极管通过在SOI衬底上制备多层沟道，当在接触电极上外加正向电压时，利用多个沟道内高浓度载流子的叠加作用使得整个本征区内载流子浓度达到均匀，从而提高了横向PiN二极管的功率密度，增强了PiN二极管的固态等离子体特性。
综上，本文中应用了具体个例对本发明一种横向多沟道结构的PiN二极管的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。
Claims (10)
1.一种基于横向多沟道结构的PiN二极管的制备方法，其特征在于，包括：
(a)选取衬底材料；
(b)刻蚀所述衬底分别形成多层沟槽的第一沟槽区和第二沟槽区；
(c)在所述第一沟槽区淀积P型Si形成P区；
(d)在所述第二沟槽区淀积N型Si形成N区；
(e)光刻引线以完成所述PiN二极管的制备。
2.根据权利要求1所述的制备方法，其特征在于，步骤(b)包括：
(b1)利用CVD工艺，在所述衬底表面淀积SiN层；
(b2)利用光刻工艺，在所述SiN层表面分别形成第一沟槽区图形和第二沟槽区图形；
(b3)利用干法刻蚀工艺刻蚀所述SiN层及所述衬底以形成所述第一沟槽区和所述第二沟槽区。
3.根据权利要求1所述的制备方法，其特征在于，步骤(c)包括：
(c1)利用CVD工艺，在包括所述衬底、所述第一沟槽区和所述第二沟槽区的整个衬底表面生长第一SiO2层；
(c2)利用湿法刻蚀工艺，去除所述第一沟槽区表面的所述第一SiO2层；
(c3)利用原位掺杂工艺，在所述第一沟槽区淀积P型Si形成多层沟道的P区；
(c4)利用干法刻蚀工艺，对所述P区表面进行平整化处理；
(c5)利用湿法刻蚀工艺，去除所述第一SiO2层。
4.根据权利要求1所述的制备方法，其特征在于，在步骤(c)之前，还包括：
(x1)利用氧化工艺，对所述第一沟槽区和所述第二沟槽区的侧壁进行氧化以形成氧化层；
(x2)利用湿法刻蚀工艺，刻蚀所述氧化层以完成所述第一沟槽区和所述第二沟槽区侧壁的平坦化处理。
5.根据权利要求1所述的制备方法，其特征在于，步骤(d)包括：
(d1)利用CVD工艺，在包括所述衬底、所述P区和所述第二沟槽区的整个衬底表面生长第二SiO2层；
(d2)利用湿法刻蚀工艺，去除所述第二沟槽区表面的所述第二SiO2层；
(d3)利用原位掺杂工艺，在所述第二沟槽区淀积N型Si形成多层沟道的N区；
(d4)利用干法刻蚀工艺，对所述N区表面进行平整化处理；
(d5)利用湿法刻蚀工艺，去除所述第二SiO2层。
6.根据权利要求1所述的制备方法，其特征在于，步骤(e)包括：
(e1)利用CVD工艺，在包括所述衬底、所述P区和所述N区的整个衬底表面生长保护层；
(e2)利用退火工艺激活所述P区和所述N区中的杂质；
(e3)光刻引线孔并制备引线；
(e4)钝化处理并光刻PAD以完成所述PiN二极管的制备。
7.根据权利要求1所述的制备方法，其特征在于，所述衬底为掺杂浓度为1×1014～9×1014cm-3的P型SOI衬底，且其顶层Si材料的厚度为100μm。
8.根据权利要求1所述的制备方法，其特征在于，所述P区为包含第一沟道、第二沟道和第三沟道的三层结构。
9.根据权利要求1所述的制备方法，其特征在于，所述N区为包含第一沟道、第二沟道和第三沟道的三层结构。
10.一种基于横向多沟道结构的PiN二极管，其特征在于，所述PiN二极管由权利要求1～9任一项所述的方法制备形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710310424.1A CN106935496B (zh) | 2017-05-05 | 2017-05-05 | 基于横向多沟道结构的PiN二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710310424.1A CN106935496B (zh) | 2017-05-05 | 2017-05-05 | 基于横向多沟道结构的PiN二极管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106935496A true CN106935496A (zh) | 2017-07-07 |
| CN106935496B CN106935496B (zh) | 2020-01-03 |
Family
ID=59429493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710310424.1A Active CN106935496B (zh) | 2017-05-05 | 2017-05-05 | 基于横向多沟道结构的PiN二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106935496B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070077725A1 (en) * | 2005-08-10 | 2007-04-05 | Icemos Technology Corporation | Positive-Intrinsic-Negative (PIN) / Negative-Intrinsic-Positive (NIP) Diode |
| US20080067623A1 (en) * | 2006-01-30 | 2008-03-20 | Coolbaugh Douglas D | Lateral silicided diodes |
-
2017
- 2017-05-05 CN CN201710310424.1A patent/CN106935496B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070077725A1 (en) * | 2005-08-10 | 2007-04-05 | Icemos Technology Corporation | Positive-Intrinsic-Negative (PIN) / Negative-Intrinsic-Positive (NIP) Diode |
| US20080067623A1 (en) * | 2006-01-30 | 2008-03-20 | Coolbaugh Douglas D | Lateral silicided diodes |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106935496B (zh) | 2020-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106449771B (zh) | 具有SiO2保护作用的固态等离子体PiN二极管及其制备方法 | |
| CN106816684A (zh) | 用于可重构多层全息天线的Ge基等离子pin二极管制备方法 | |
| CN107046163A (zh) | 用于制备全息天线的台状有源区固态等离子二极管制造方法 | |
| CN106785335A (zh) | 频率可重构偶极子天线的Ge基等离子pin二极管的制备工艺 | |
| CN106784019A (zh) | 一种Ge基固态等离子体PiN二极管及其制备方法 | |
| CN106783600A (zh) | 一种固态等离子体PiN二极管及其制备方法 | |
| CN206992117U (zh) | 一种双层PiN二极管 | |
| CN106935496A (zh) | 基于横向多沟道结构的PiN二极管及其制备方法 | |
| CN107068560B (zh) | 可重构环形天线中基于台状有源区pin二极管串的制备方法 | |
| CN206961836U (zh) | 横向pin二极管 | |
| CN106653867B (zh) | 基于台状有源区的固态等离子体PiN二极管及其制备方法 | |
| CN106876269A (zh) | 偶极子天线中的具备SiO2保护层的SPiN二极管的制备方法 | |
| US10367247B2 (en) | Preparation method for GaAs/Ge/GaAs heterogeneous sprintronic (SPiN) diode for loop antenna | |
| CN106953155A (zh) | 一种固态等离子可重构偶极子天线的制备方法 | |
| CN106847902B (zh) | 用于套筒天线具有台状有源区的pin二极管串的制备方法 | |
| US10665689B2 (en) | Preparation method for platform-shaped active region based P-I-N diode string in reconfigurable loop antenna | |
| CN106654520A (zh) | 制备全息天线的固态等离子二极管制造方法 | |
| CN106935497B (zh) | 高功率PiN二极管及其制备方法 | |
| CN112993043B (zh) | 一种Si-GeSn-Si异质GeSn基固态等离子体PiN二极管及制备方法 | |
| CN106785334A (zh) | 具有SiO2保护作用的pin二极管及其制备方法 | |
| CN112993052B (zh) | 具有台面结构的异质GeSn基固态等离子体PiN二极管及制备方法 | |
| CN112992677B (zh) | 异质InP-GeSn-InP深槽保护PiN二极管阵列的制备方法及其器件 | |
| CN106783595A (zh) | 一种用于环形天线的GaAs/Ge/GaAs异质SPiN二极管的制备方法 | |
| CN106783604A (zh) | AlAs‑Ge‑AlAs结构的基固态等离子体PiN二极管及其制备方法 | |
| CN107093634B (zh) | 微波PiN二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20191128 Address after: 518000, Shenzhen, Guangdong, Nanshan District province Taoyuan street, Tian Lao industrial area A Tian Lao building 1115 Applicant after: VANGUARD SEMICONDUCTOR CO.,LTD. Address before: 710065 No. 86 Leading Times Square (Block B), No. 2, Building No. 1, Unit 22, Room 12202, No. 51, High-tech Road, Xi'an High-tech Zone, Shaanxi Province Applicant before: XI'AN CREATION KEJI Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 518000 1301, building 3, Chongwen Park, Nanshan Zhiyuan, No. 3370 Liuxian Avenue, Fuguang community, Taoyuan Street, Nanshan District, Shenzhen, Guangdong Patentee after: Shenzhen Weizhao Semiconductor Co.,Ltd. Address before: 518000 1115 Tianliao building, Tianliao Industrial Zone A, Taoyuan Street, Nanshan District, Shenzhen City, Guangdong Province Patentee before: VANGUARD SEMICONDUCTOR CO.,LTD. |