CN206947321U - 多功能芯片倒装封装元件 - Google Patents
多功能芯片倒装封装元件 Download PDFInfo
- Publication number
- CN206947321U CN206947321U CN201720975880.3U CN201720975880U CN206947321U CN 206947321 U CN206947321 U CN 206947321U CN 201720975880 U CN201720975880 U CN 201720975880U CN 206947321 U CN206947321 U CN 206947321U
- Authority
- CN
- China
- Prior art keywords
- substrate
- chip
- wafer
- flip
- multifunction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
本实用新型揭示了一种多功能芯片倒装封装元件,包括基板,所述基板上固设有至少一个晶元,所述晶元采用倒装形式,所述基板与所述晶元产生间距而形成容纳所述电路的空腔,所述晶元的下表面与所述基板的上表面之间还设有至少两个弹性树脂墙,所述弹性树脂墙的两端与所述晶元的下表面和所述基板的上表面均紧贴,且至少将一凸点围设在其内。本实用新型技术方案的优点主要体现在:双弹性树脂墙隔离结构,整体密封性能更好,核心空腔区域受污染的概率更小,使倒装焊点布局灵活,方便布线,有利于芯片的设计,降低多芯片之间的干扰,提高芯片的高频性能。
Description
技术领域
本实用新型涉及一种封装半导体器件,尤其是一种多功能芯片倒装封装元件。
背景技术
通讯发展之初,滤波器在电路中就扮演着重要的角色,并随着通信技术的发展而取得不断进展。新的通信系统要求发展一种能在特定的频带内提取和检出信号的新技术,而这种新技术的发展进一步加速了滤波器技术的研究和发展。
滤波器的种类多种多样(介质滤波器、LC滤波器、SAW滤波器、BAW滤波器等),各有各自的应用领域。在目前的通讯协议中,不同频带间的频率差越来越小,因此对于滤波器的信号选择性要求极高,让通带内的信号通过并阻挡通带外的信号。Q越大,则滤波器可以实现越窄的通带带宽,也就是说可以实现较好的选择性。而在4G时代,信号功率放大并不简单,低插入损耗对射频信号的处理非常重要。正是因为这些特性,SAW/BAW滤波器凭借优良频带选择性、高Q值、低插入损耗等特性成为射频滤波器的主流技术。
SAW/BAW滤波器的小型片式化,是移动通信和其它便携式产品提出的基本要求。为缩小SAW/BAW滤波器的体积,通常采取三方面的措施:一是优化设计器件用芯片,设法使其做得更小;二是改进器件的封装形式,现在已经由传统的圆形金属壳封装改为方形或长方形扁平金属封装或LCCC(无引线陶瓷芯片载体)表面贴装的形式;三是将不同功能的SAW/BAW滤波器封装在一起,构成组合型器件以减小占用PCB的面积,但是这种多功能芯片由于目前的封装方式而形成的体积仍然不够小;即使封装在一起,传导线路的设置也非常困难且不合理,相互之间的干扰也影响这器件本身的稳定性。
实用新型内容
本实用新型的目的就是为了解决现有技术中存在的上述问题,提供一种结构小巧且可靠的多功能芯片倒装封装元件。
本实用新型的目的通过以下技术方案来实现:
一种多功能芯片倒装封装元件,包括基板,所述基板上固设有至少一个晶元,所述晶元采用倒装形式使其下表面上的电路面向于所述基板的上表面,所述基板的上表面上设有复数个传导性焊盘,所述晶元的下表面上设有凸点,所述传导性焊盘与凸点一一对应并导通,并使所述基板与所述晶元产生间距而形成容纳所述电路的空腔,所述晶元的下表面与所述基板的上表面之间还设有至少两个弹性树脂墙,所述弹性树脂墙的两端与所述晶元的下表面和所述基板的上表面均紧贴,且至少将一凸点围设在其内。
优选的,所述基板上设有塑封材料层,所述塑封材料层将所述晶元完全包覆。
优选的,至少有一所述弹性树脂墙将所述塑封材料层与所述凸点隔离开。
优选的,至少有一所述弹性树脂墙将所述电路与所述凸点隔离开。
优选的,所述弹性树脂墙将所有凸点均隔离开。
优选的,所述基板上还设置有传导性焊盘的引出端, 分布在基板的底部。
优选的,所述基板是陶瓷基板或是树脂基板或是硅基板或是上述材料的复合基板。
本实用新型技术方案的优点主要体现在:双弹性树脂墙隔离结构,整体密封性能更好,核心空腔区域受污染的概率更小,使倒装焊点布局灵活,方便布线,有利于芯片的设计,降低多芯片之间的干扰,提高芯片的高频性能。
附图说明
图1 是本实用新型实施例1的结构示意图;
图2是本实用新型实施例2的结构示意图;
图3是本实用新型实施例3的结构示意图。
具体实施方式
本实用新型的目的、优点和特点,将通过下面优选实施例的非限制性说明进行图示和解释。这些实施例仅是应用本实用新型技术方案的典型范例,凡采取等同替换或者等效变换而形成的技术方案,均落在本实用新型要求保护的范围之内。
本实用新型揭示的一种多功能芯片倒装封装元件,如图1所示的实施例1,包括基板2,所述基板2上固设有至少一个晶元1,所述晶元1采用倒装形式使其下表面10上的电路3面向于所述基板2的上表面20。由于目前器件的功能多样化,则基板上可能会同时设置多个不同功能的晶元。
所述基板2的上表面20上设有多个传导性焊盘4,所述晶元1的下表面10上设有凸点5,所述传导性焊盘4与凸点5一一对应并导通,并使所述基板2与所述晶元1产生间距而形成容纳所述电路3的空腔7,使器件可以应用于SAW/BAW滤波器等。所述基板2上还设置有传导性焊盘4的引出端8, 分布在基板2的底部。所述基板2是陶瓷基板或是树脂基板或是硅基板或是上述材料的复合基板。
所述基板2上设有塑封材料层9,所述塑封材料层9将所述晶元1完全包覆。所述晶元1的下表面10与所述基板2的上表面20之间还设有至少两个弹性树脂墙6,聚合物沉积所得。所述弹性树脂墙6的两端与所述晶元1的下表面10和所述基板2的上表面20均紧贴,且至少将一凸点5围设在其内,至少有一所述弹性树脂墙6将所述塑封材料层9与所述凸点5隔离开。这样的双弹性树脂墙隔离结构,整体密封性能更好,核心空腔区域受污染的概率小,而且最主要的是使倒装焊点布局灵活,方便布线,有利于芯片的设计。
进一步的,如图2所示实施例2,有一所述弹性树脂墙6将所述电路3与所述凸点5隔离开,这样核心空腔区域受污染的概率更小。当然,如图3左侧所示,所述凸点5也可以设置在所述弹性树脂墙6的外侧。
本实用新型中,所述弹性树脂墙6将所有凸点5均隔离开,降低多芯片之间的干扰,提高芯片的高频性能。
本实用新型尚有多种实施方式,凡采用等同变换或者等效变换而形成的所有技术方案,均落在本实用新型的保护范围之内。
Claims (7)
1.一种多功能芯片倒装封装元件,包括基板(2),所述基板(2)上固设有至少一个晶元(1),所述晶元(1)采用倒装形式使其下表面(10)上的电路(3)面向于所述基板(2)的上表面(20),其特征在于:所述基板(2)的上表面(20)上设有复数个传导性焊盘(4),所述晶元(1)的下表面(10)上设有凸点(5),所述传导性焊盘(4)与凸点(5)一一对应并导通,并使所述基板(2)与所述晶元(1)产生间距而形成容纳所述电路(3)的空腔(7),所述晶元(1)的下表面(10)与所述基板(2)的上表面(20)之间还设有至少两个弹性树脂墙(6),所述弹性树脂墙(6)的两端与所述晶元(1)的下表面(10)和所述基板(2)的上表面(20)均紧贴,且至少将一凸点(5)围设在其内。
2.根据权利要求1所述的多功能芯片倒装封装元件,其特征在于:所述基板(2)上设有塑封材料层(9),所述塑封材料层(9)将所述晶元(1)完全包覆。
3.根据权利要求2所述的多功能芯片倒装封装元件,其特征在于:至少有一所述弹性树脂墙(6)将所述塑封材料层(9)与所述凸点(5)隔离开。
4.根据权利要求1或2所述的多功能芯片倒装封装元件,其特征在于:至少有一所述弹性树脂墙(6)将所述电路(3)与所述凸点(5)隔离开。
5.根据权利要求1或2所述的多功能芯片倒装封装元件,其特征在于:所述弹性树脂墙(6)将所有凸点(5)均隔离开。
6.根据权利要求1或2所述的多功能芯片倒装封装元件,其特征在于:所述基板(2)上还设置有传导性焊盘(4)的引出端(8), 分布在基板(2)的底部。
7.根据权利要求1或2所述的多功能芯片倒装封装元件,其特征在于:所述基板(2)是陶瓷基板或是树脂基板或是硅基板或是上述材料的复合基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201720975880.3U CN206947321U (zh) | 2017-08-07 | 2017-08-07 | 多功能芯片倒装封装元件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201720975880.3U CN206947321U (zh) | 2017-08-07 | 2017-08-07 | 多功能芯片倒装封装元件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN206947321U true CN206947321U (zh) | 2018-01-30 |
Family
ID=61372181
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201720975880.3U Active CN206947321U (zh) | 2017-08-07 | 2017-08-07 | 多功能芯片倒装封装元件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN206947321U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116944759A (zh) * | 2023-09-20 | 2023-10-27 | 武汉高芯科技有限公司 | 一种低接触电阻的倒装焊加工方法及倒装互联结构 |
-
2017
- 2017-08-07 CN CN201720975880.3U patent/CN206947321U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116944759A (zh) * | 2023-09-20 | 2023-10-27 | 武汉高芯科技有限公司 | 一种低接触电阻的倒装焊加工方法及倒装互联结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101721703B1 (ko) | 반도체 소자 및 그 제조 방법 | |
JP2013046412A (ja) | オンpcb誘電体導波路 | |
CN106797205A (zh) | 用于形成背面管芯平面器件和saw滤波器的方法和装置 | |
CN109300863A (zh) | 半导体封装结构以及半导体封装方法 | |
CN105846032B (zh) | 一种低损耗交叉叠层式ltcc威尔金森功分器 | |
CN110335859A (zh) | 一种基于tsv的多芯片的封装结构及其制备方法 | |
CN206947321U (zh) | 多功能芯片倒装封装元件 | |
CN205789958U (zh) | 一种射频天线开关芯片 | |
CN110047820A (zh) | 具有空气腔室的天线封装结构及封装方法 | |
CN112701431A (zh) | 滤波器及无线通信系统 | |
CN105514094A (zh) | 一种射频天线开关芯片 | |
CN208507673U (zh) | 埋入式滤波器芯片的多芯片堆叠式封装模块结构 | |
CN103138705A (zh) | 一种带通滤波器 | |
CN103687280B (zh) | 一种电磁带隙结构 | |
CN109087911A (zh) | 带有容纳功能芯片腔室的多芯片封装结构及其制作方法 | |
CN102074555A (zh) | 倒装芯片构造中的器件和互连 | |
CN109103173A (zh) | 滤波器芯片内嵌且引脚上置的封装结构及其制作方法 | |
KR100859319B1 (ko) | 엘티씨씨 모듈의 패키지 구조 | |
CN204991910U (zh) | 一种吸收式微波带通滤波器 | |
CN209471961U (zh) | 一种一体化集成电路封装结构 | |
CN210516952U (zh) | 一种采用集成无源工艺的发夹带通滤波器 | |
CN209691746U (zh) | 具有空气腔室的天线封装结构 | |
CN209691747U (zh) | 具有空气腔室的天线封装结构 | |
CN208507671U (zh) | 具有内置滤波器芯片的堆叠式多芯片集成封装模块结构 | |
CN208923126U (zh) | 由芯片堆叠形成空腔的具有滤波器芯片的封装模块结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder | ||
CP01 | Change in the name or title of a patent holder |
Address after: Room 102, building 05, northwest Suzhou nano City, 99 Jinjihu Avenue, Suzhou Industrial Park, Jiangsu Province, 215123 Patentee after: Suzhou jieyanxin Electronic Technology Co.,Ltd. Address before: Room 102, building 05, northwest Suzhou nano City, 99 Jinjihu Avenue, Suzhou Industrial Park, Jiangsu Province, 215123 Patentee before: SUZHOU JIEYANXIN NANO TECHNOLOGY Co.,Ltd. |