CN206671484U - 多路信号检测电路及控制芯片 - Google Patents

Abstract

本实用新型公开了一种多路信号检测电路及控制芯片。其中，该多路信号检测电路包括：多个检测电路，每个检测电路与一个待测信号源电路相连接，每个检测电路用于检测对应连接的待测信号源电路是否已输出预设信号并得到检测结果；逻辑电路，与多个检测电路相连接，用于对多个检测电路的检测结果进行逻辑运算以判断多个检测电路连接的待测信号源电路是否已全部输出预设信号，并输出判断结果。本实用新型解决了相关技术中检测多路信号的检测电路响应速度较慢的技术问题。

Description

多路信号检测电路及控制芯片

技术领域

本实用新型涉及电子电路领域，具体而言，涉及一种多路信号检测电路及控制芯片。

背景技术

在控制电路中，常需要对多个电路输出的多个信号进行检测，在所有电路最后输出的信号到达时输出一个总信号作为多个电路已输出信号的标志。例如，在触摸显示控制芯片中，需要对多个模块进行协调，比如触摸扫描控制电路，液晶源级控制电路，液晶栅极控制电路等。有这样一种工作场景，当各个模块在各自独立完成一段工作后，会发送出一个脉冲信号作为结束标志，各个模块的脉冲标志信号可能存在不确定的先后关系，也有可能两个或者两个以上同时出现，而脉冲检测电路会接收各个模块的脉冲标志信号，检测电路的示意图如图1所示，当最后一个信号到达，或者最后多个信号同时到达时，需要立即产生一个完成信号(如图2所示)，该输出信号作为一个总的结束标志，通知微控制单元(Microcontroller Unit，简称MCU)或者主控状态机进行后续动作。现有技术中对多路信号进行检测时，通常采用状态机进行检测，但是通过状态机进行检测的方法电路较复杂，响应速度较慢，输出信号有延时，且电路的成本较高。

针对相关技术中检测多路信号的检测电路响应速度较慢的技术问题，目前尚未提出有效的解决方案。

实用新型内容

本实用新型实施例提供了一种多路信号检测电路及控制芯片，以至少解决相关技术中检测多路信号的检测电路响应速度较慢的技术问题。

根据本实用新型实施例的一个方面，提供了一种多路信号检测电路，该多路信号检测电路包括：多个检测电路，每个检测电路与一个待测信号源电路相连接，每个检测电路用于检测对应连接的待测信号源电路是否已输出预设信号并得到检测结果；逻辑电路，与多个检测电路相连接，用于对多个检测电路的检测结果进行逻辑运算以判断多个检测电路连接的待测信号源电路是否已全部输出预设信号，并输出判断结果。

进一步地，每个检测电路包括：触发器件，触发器件的输入端与一个待测信号源电路的输出端相连接，用于在对应连接的待测信号源电路的输出端输出预设信号时被触发并输出第一信号；存储器件，存储器件的输入端与触发器件的输出端相连接，存储器件的输出端与逻辑电路的输入端相连接，存储器件用于存储第一信号。

进一步地，存储器件还包括复位端，存储器件的复位端用于接收复位信号，其中，存储器件在复位之后输出第二信号。

进一步地，每个检测电路还包括：或门电路器件，或门电路器件的第一输入端与存储器件的输出端相连接，或门电路器件的第二输入端与存储器件对应的待测信号源电路的输出端相连接，或门电路器件的输出端与逻辑电路的一个输入端相连接。

进一步地，多个检测电路中至少有一个检测电路包括RS触发器，RS触发器的S输入端与一个待测信号源电路的输出端相连接，RS触发器的R输入端与逻辑电路的输出端相连接，RS触发器用于在逻辑电路判断出多个检测电路连接的待测信号源电路已全部输出预设信号之后复位。

进一步地，多个检测电路中至少有一个检测电路包括D锁存器，D锁存器的D输入端用于接收预设电平信号，D锁存器的时钟输入端与一个待测信号源电路的输出端相连接，D锁存器的R输入端与逻辑电路的输出端相连接，D锁存器用于在逻辑电路判断出多个检测电路连接的待测信号源电路已全部输出预设信号之后复位，其中，预设电平信号用于表示检测到对应连接的待测信号源电路的输出端已输出预设信号。

进一步地，逻辑电路包括：第一与门电路器件，第一与门电路器件的每个输入端与多个检测电路之一的输出端相连接。

进一步地，逻辑电路还包括：第一D锁存器，第一D锁存器的D输入端与第一与门电路器件的输出端相连接；第二与门电路器件，第二与门电路器件的第一输入端与第一与门电路器件的输出端相连接，第二与门电路器件的第二输入端与第一D锁存器的输出端相连接并用于对第一D锁存器的输出端输出的电平信号进行求非运算。

进一步地，检测电路还包括：第二D锁存器，第二D锁存器的D输入端与第二与门电路器件的输出端相连接，第二D锁存器的输出端与多个检测电路中每个检测电路的输入端相连接，其中，多个检测电路中每个检测电路用于根据第二D锁存器的输出信号判断是否执行复位。

进一步地，待测信号源电路为脉冲信号源电路。

根据本实用新型实施例的另一方面，还提供了一种控制芯片，该控制芯片包括：多个待测信号源电路；本实用新型的多路信号检测电路，多路信号检测电路与多个待测信号源电路相连接，多路信号检测电路用于分别检测多个待测信号源电路中每个待测信号源电路是否已输出预设信号，以判断多个待测信号源电路是否已全部输出预设信号并输出判断结果。

在本实用新型实施例中，通过多个检测电路，每个检测电路与一个待测信号源电路相连接，每个检测电路用于检测对应连接的待测信号源电路是否已输出预设信号并得到检测结果；逻辑电路，与多个检测电路相连接，用于对多个检测电路的检测结果进行逻辑运算以判断多个检测电路连接的待测信号源电路是否已全部输出预设信号，并输出判断结果，解决了相关技术中检测多路信号的检测电路响应速度较慢的技术问题，进而实现了更快地响应多路信号的检测结果的技术效果。

附图说明

此处所说明的附图用来提供对本实用新型的进一步理解，构成本申请的一部分，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中：

图1是相关技术的一种多路信号检测电路的示意图；

图2是相关技术的一种多路信号检测电路的输入及输出信号的示意图；

图3是根据本实用新型实施例的一种可选的多路信号检测电路的示意图；

图4是根据本实用新型实施例的一种可选的多路信号检测电路中的存储器件的示意图；

图5是根据本实用新型实施例的一种可选的控制芯片的示意图。

具体实施方式

为了使本技术领域的人员更好地理解本实用新型方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分的实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本实用新型保护的范围。

需要说明的是，本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本实用新型的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。

本申请提供了一种多路信号检测电路的实施例。

图3是根据本实用新型实施例的一种可选的多路信号检测电路的示意图，如图3所示，该多路信号检测电路包括多个检测电路和逻辑电路20。

如图3中所示的实施例包括三个检测电路。每个检测电路与一个待测信号源电路相连接，其中，检测电路11与待测信号源电路1相连接，检测电路12与待测信号源电路2相连接，检测电路13与待测信号源电路3相连接，每个检测电路与一个待测信号源电路相连接，每个检测电路用于检测对应连接的待测信号源电路是否已输出预设信号并得到检测结果，其中，检测结果用于表示对应的待测信号源电路是否已输出预设信号。

逻辑电路20与多个检测电路相连接，用于对多个检测电路的检测结果进行逻辑运算以判断多个检测电路连接的待测信号源电路是否已全部输出预设信号，并输出判断结果。

其中，待测信号源电路可以是脉冲信号源电路，此时，预设信号为脉冲信号源电路输出的脉冲信号。可选地，每个检测电路用于检测脉冲信号源电路是否输出脉冲信号源，该实施例提供的多路信号检测电路可以检测多个脉冲信号源电路是否均已输出脉冲信号。可选地，在多路信号检测电路判断出多个脉冲信号源电路均已输出脉冲信号时，可以输出一个脉冲信号作为判断结果，该脉冲信号用于表示多路信号检测电路连接的所有待测信号源电路已全部输出预设信号。

每个检测电路可以包括触发器件和存储器件。触发器件的输入端与一个待测信号源电路的输出端相连接，用于在对应连接的待测信号源电路的输出端输出预设信号时被触发并输出第一信号，其中，第一信号用于表示对应的待测信号源电路已输出预设信号。存储器件的输入端与触发器件的输出端相连接，存储器件的输出端与逻辑电路20的输入端相连接，存储器件用于存储第一信号。

存储器件可以向逻辑电路20的输入端输出存储的信号。可选地，存储器件还可以包括复位端，复位端用于接收复位信号，复位信号用于指示存储器件复位，其中，存储器件在复位之后输出第二信号，第二信号用于表示对应的待测信号源电路未输出预设信号。

每个检测电路还可以包括一个或门电路器件，或门电路器件的第一输入端与存储器件的输出端相连接，或门电路器件的第二输入端与存储器件对应的待测信号源电路的输出端相连接，或门电路器件的输出端与逻辑电路20的一个输入端相连接。

下面结合检测多路脉冲信号源是否已全部输出脉冲信号的具体场景对该实施例提供的多路信号检测电路的检测过程进行说明：

如图3所示，多路脉冲信号源电路中的每个脉冲信号源电路与一个检测电路相连接。在初始状态下，每个检测电路输出的检测结果为第二信号，第二信号用于表示对应的脉冲信号源电路并未输出脉冲信号。当一个脉冲信号源电路输出脉冲信号时，对应的检测电路输出第一信号，并存储第一信号以持续输出第一信号。

逻辑电路20与每个检测电路相连接，当每个检测电路均输出第一信号时，逻辑电路20判断出多路脉冲信号源电路均输出脉冲信号并输出最终的检测结果，具体的，逻辑电路20可以通过向外部设备通过输出脉冲信号的形式通知外部设备多路脉冲信号源电路均已输出脉冲信号。

在逻辑电路20判断出多路脉冲信号源电路均输出脉冲信号之后，逻辑电路20可以向多个检测电路输出复位信号，该复位信号用于使多个检测电路均复位到初始状态。

如图3所示，每个检测电路包括RS触发器，RS触发器的S输入端与一个待测信号源电路的输出端相连接，RS触发器的R输入端与逻辑电路20的输出端相连接，且RS触发器用于在逻辑电路20判断出多个检测电路连接的待测信号源电路已全部输出预设信号之后复位。

如图3中所示，在检测电路11中，RS触发器101的S输入端与待测信号源电路1的输出端相连接，或门电路器件111的第一输入端与RS触发器101的输出端相连接，或门电路器件111的第二输入端与待测信号源电路1的输出端相连接；在检测电路12中，RS触发器102的S输入端与待测信号源电路2的输出端相连接，或门电路器件112的第一输入端与RS触发器102的输出端相连接，或门电路器件112的第二输入端与待测信号源电路2的输出端相连接；在检测电路13中，RS触发器103的S输入端与待测信号源电路3的输出端相连接，或门电路器件113的第一输入端与RS触发器103的输出端相连接，或门电路器件113的第二输入端与待测信号源电路3的输出端相连接。

如图3所示，逻辑电路20包括与门电路器件201(第一与门电路器件)，与门电路器件201的每个输入端分别与一个检测电路的输出端相连接。

如图3所示，逻辑电路20还包括D锁存器202(第一D锁存器)，D锁存器202的D输入端与与门电路器件201的输出端相连接，D锁存器202的时钟输入端CK可以连接时钟信号CLK。

如图3所示，逻辑电路20还包括与门电路器件203(第二与门电路器件)，与门电路器件203的第一输入端和与门电路器件201的输出端相连接，与门电路器件203的第二输入端与D锁存器202的输出端相连接并用于对D锁存器202的输出端输出的电平信号进行求非运算。与门电路器件203的输出即为多路信号检测电路的输出，输出的电平用于表示所有的待测信号源电路是否已全部输出预设信号。

如图3所示，该实施例提供的多路信号检测电路还包括D锁存器204(第二D锁存器)。D锁存器204用于延时，D锁存器204的时钟输入端CK连接至时钟信号CLK，D锁存器204的D输入端与与门电路器件203的输出端相连接，D锁存器204的输出端与每个检测电路的输入端相连接。如图3所示，D锁存器204的输出端与每个RS触发器的R端相连接，其中，每个RS触发器用于根据D锁存器204的输出信号判断是否执行复位。

下面结合检测多路脉冲信号源是否已全部输出脉冲信号的具体场景对图3所示实施例提供的多路信号检测电路的检测过程进行说明：

多路脉冲信号源中每个脉冲信号源电路与一个RS触发器相连接，当一个脉冲信号源电路输出脉冲信号时，其对应连接的RS触发器的输出被置为1(高电平)，表示对应的脉冲信号源电路已输出脉冲信号。

为了能够更及时地响应脉冲信号源电路输出的脉冲信号，通过一个或门电路器件将每个RS触发器的输出端与对应连接的脉冲信号源电路的输出端做或运算，当RS触发器的输出端为1和/或该RS触发器对应连接的脉冲信号源电路输出的信号为脉冲信号(脉冲信号是高电平)均可以表示脉冲信号源电路已输出脉冲信号。

通过与门电路器件201将所有检测电路中的输出信号进行与逻辑运算，当最后一个或多个输出脉冲信号的脉冲信号源电路输出的脉冲信号到达时，与门电路器件201将立即拉高，输出高电平信号。

与门电路器件201经过D锁存器202作一个时钟周期的延时，在D锁存器202的输出端可以产生一个脉冲信号，该脉冲信号可以作为最终输出的检测结果，该检测结果可以表示所有脉冲信号源电路均已输出脉冲信号。可选地，与门电路器件201输出的高电平信号也可以用于表示所有脉冲信号源电路已输出脉冲信号。

D锁存器202输出的脉冲信号在通过D锁存器204进行一个时钟周期延时之后，触发所有RS触发器进行复位，整个多路信号检测电路回到初始状态，开始下一轮的检测。

可选地，如果一个或多个脉冲信号源中存在输出脉冲信号的宽度大于一个时钟周期的脉冲信号源，则可以在对应的脉冲信号源和与其连接的RS触发器之间串接入一个上升沿检测电路，该实施例提供的多路信号检测电路的其它部分的检测过程不变。

作为上述优选实施方式的一种替代实施方式，多个检测电路中任意一个检测电路也可以将RS触发器替换为D锁存器、JK触发器等，本实用新型不限制其具体实施方式，只要检测电路可以检测出对应连接的待测信号源电路是否已输出预设信号即可。

可选地，在图3所示实施方式中的RS触发器替换为D锁存器的情况下，多路信号检测电路的电路连接方式如下：

D锁存器的D输入端用于接收预设电平信号，D锁存器的时钟输入端与一个待测信号源电路的输出端相连接，D锁存器的R输入端与逻辑电路20的输出端相连接，D锁存器用于在逻辑电路20判断出多个检测电路连接的待测信号源电路已全部输出预设信号之后复位，其中，预设电平信号用于表示检测到对应连接的待测信号源电路的输出端已输出预设信号。

在图3所示实施方式中的RS触发器可以替换为如图4所示的D锁存器，具体地，D锁存器的时钟输入端CK与一个待测信号源电路的输出端相连接，例如，D锁存器的时钟输入端CK可以与待测信号源1相连接；D锁存器的D输入端用于接收预设电平信号，例如，预设电平信号可以是高电平信号；D锁存器的R输入端与逻辑电路20的输出端相连接，其中，D锁存器的R输入端与逻辑电路20的输出端之间可以连接一个延时电路，该延时电路包括如图3中所示的D锁存器204。

该实施例提供的多路信号检测电路不必使用状态机控制，响应快，可以在最后一个脉冲到来时，立刻产生无延时的检测信号。

本申请还提供了一种控制芯片的实施例。

图5是根据本实用新型实施例的一种可选的控制芯片的示意图，如图5所示，该控制芯片包括本实用新型提供的多路信号检测电路100，及至少一个待测信号源电路，如图5中所示包括待测信号源电路1、待测信号源电路2和待测信号源电路3。

多路信号检测电路与每个待测信号源电路相连接，多路信号检测电路用于分别检测多个待测信号源电路中每个待测信号源电路是否已输出预设信号，以判断多个待测信号源电路是否已全部输出预设信号并输出判断结果。

可选地，待测信号源电路可以是脉冲信号源电路，在待测信号源电路是脉冲信号源电路的情况下，预设信号为脉冲信号源电路输出的脉冲信号，每个检测电路用于检测脉冲信号源电路是否输出脉冲信号，该实施例提供的多路信号检测电路可以在检测到多个脉冲信号源电路均已输出脉冲信号时，立刻输出一个脉冲信号作为最终的输出结果，该最终输出的脉冲信号可以用于表示所有的脉冲信号源电路均已输出脉冲信号。

可选地，该控制芯片可以是触摸显示控制芯片，至少一个待测信号源电路可以是例如触摸扫描控制电路，液晶源级控制电路，液晶栅极控制电路等电路。

在本申请的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。

以上所述仅是本申请的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (11)

1.一种多路信号检测电路，其特征在于，包括：

多个检测电路，每个所述检测电路与一个待测信号源电路相连接，每个所述检测电路用于检测对应连接的待测信号源电路是否已输出预设信号并得到检测结果；

逻辑电路，与所述多个检测电路相连接，用于对所述多个检测电路的检测结果进行逻辑运算以判断所述多个检测电路连接的待测信号源电路是否已全部输出所述预设信号，并输出判断结果。

2.根据权利要求1所述的多路信号检测电路，其特征在于，每个所述检测电路包括：

触发器件，所述触发器件的输入端与一个待测信号源电路的输出端相连接，用于在对应连接的待测信号源电路的输出端输出所述预设信号时被触发并输出第一信号；

存储器件，所述存储器件的输入端与所述触发器件的输出端相连接，所述存储器件的输出端与所述逻辑电路的输入端相连接，所述存储器件用于存储所述第一信号。

3.根据权利要求2所述的多路信号检测电路，其特征在于，所述存储器件还包括复位端，所述存储器件的复位端用于接收复位信号。

4.根据权利要求2所述的多路信号检测电路，其特征在于，每个所述检测电路还包括：

或门电路器件，所述或门电路器件的第一输入端与所述存储器件的输出端相连接，所述或门电路器件的第二输入端与所述存储器件对应的待测信号源电路的输出端相连接，所述或门电路器件的输出端与所述逻辑电路的一个输入端相连接。

5.根据权利要求1所述的多路信号检测电路，其特征在于，所述多个检测电路中至少有一个检测电路包括RS触发器，所述RS触发器的S输入端与一个待测信号源电路的输出端相连接，所述RS触发器的R输入端与所述逻辑电路的输出端相连接，所述RS触发器用于在所述逻辑电路判断出所述多个检测电路连接的待测信号源电路已全部输出所述预设信号之后复位。

6.根据权利要求1所述的多路信号检测电路，其特征在于，所述多个检测电路中至少有一个检测电路包括D锁存器，所述D锁存器的D输入端用于接收预设电平信号，所述D锁存器的时钟输入端与一个待测信号源电路的输出端相连接，所述D锁存器的R输入端与所述逻辑电路的输出端相连接，所述D锁存器用于在所述逻辑电路判断出所述多个检测电路连接的待测信号源电路已全部输出所述预设信号之后复位。

7.根据权利要求1所述的多路信号检测电路，其特征在于，所述逻辑电路包括：

第一与门电路器件，所述第一与门电路器件的每个输入端与所述多个检测电路之一的输出端相连接。

8.根据权利要求7所述的多路信号检测电路，其特征在于，所述逻辑电路还包括：

第一D锁存器，所述第一D锁存器的D输入端与所述第一与门电路器件的输出端相连接；

第二与门电路器件，所述第二与门电路器件的第一输入端与所述第一与门电路器件的输出端相连接，所述第二与门电路器件的第二输入端与所述第一D锁存器的输出端相连接并用于对所述第一D锁存器的输出端输出的电平信号进行求非运算。

9.根据权利要求8所述的多路信号检测电路，其特征在于，所述检测电路还包括：

第二D锁存器，所述第二D锁存器的D输入端与所述第二与门电路器件的输出端相连接，所述第二D锁存器的输出端与所述多个检测电路中每个检测电路的输入端相连接，其中，所述多个检测电路中每个检测电路用于根据所述第二D锁存器的输出信号判断是否执行复位。

10.根据权利要求1所述的多路信号检测电路，其特征在于，所述待测信号源电路为脉冲信号源电路。

11.一种控制芯片，其特征在于，所述控制芯片包括：

多个待测信号源电路；

权利要求1至10中任一项所述的多路信号检测电路，所述多路信号检测电路与所述多个待测信号源电路相连接，所述多路信号检测电路用于分别检测所述多个待测信号源电路中每个待测信号源电路是否已输出预设信号，以判断所述多个待测信号源电路是否已全部输出所述预设信号并输出判断结果。