CN104833910B - 驱动故障反馈信号的处理方法和电路 - Google Patents
驱动故障反馈信号的处理方法和电路 Download PDFInfo
- Publication number
- CN104833910B CN104833910B CN201410219895.8A CN201410219895A CN104833910B CN 104833910 B CN104833910 B CN 104833910B CN 201410219895 A CN201410219895 A CN 201410219895A CN 104833910 B CN104833910 B CN 104833910B
- Authority
- CN
- China
- Prior art keywords
- pld
- duration
- feedback signal
- signal
- pulse signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明公开了一种驱动故障反馈信号的处理方法和电路。该驱动故障反馈信号的处理方法包括：可编程逻辑器件获取驱动反馈信号；可编程逻辑器件检测驱动反馈信号中的脉冲信号；可编程逻辑器件检测脉冲信号的持续时间；可编程逻辑器件判断持续时间是否满足预设条件；以及可编程逻辑器件在判断出持续时间不满足预设条件时，确定脉冲信号为驱动故障反馈信号。通过本发明，解决了相关技术中纯硬件电路对驱动故障反馈信号的处理能力有限的问题。
Description
技术领域
本发明涉及晶体管领域，具体而言，涉及一种驱动故障反馈信号的处理方法和电路。
背景技术
目前，在相关技术中，驱动故障反馈处理电路大都为硬件电路。例如，在相关技术中提供了一种驱动故障反馈处理电路，该电路为纯硬件电路，其包括：驱动故障反馈信号处理电路、脉冲驱动处理电路、与非门电路、驱动选择电路和故障锁存电路。其中，脉冲驱动信号处理电路用于接收并处理脉冲驱动信号；驱动选择电路用于在驱动故障反馈信号是脉冲信号时，将与非门电路输出的与非信号输出到故障锁存电路中，而在驱动故障反馈信号是高低电平信号时，将驱动故障反馈信号处理电路输出的信号输出到故障锁存电路中。该驱动故障反馈处理电路既可以处理脉冲形式的驱动故障反馈信号，也可以处理高低电平形式的驱动故障反馈信号。
然而，在相关技术中，上述硬件电路对驱动故障反馈信号(如脉冲信号)的处理能力有限，并且特定硬件电路本身适用范围窄、集成度低，同时硬件电路设计对设计者的硬件经验要求较高，另外硬件电路产品保密性差。
针对相关技术中纯硬件电路对驱动故障反馈信号的处理能力有限的问题，目前尚未提出有效的解决方案。
发明内容
本发明的主要目的在于提供一种驱动故障反馈信号的处理方法和电路，以解决相关技术中纯硬件电路对驱动故障反馈信号的处理能力有限的问题。
为了实现上述目的，根据本发明的一个方面，提供了一种驱动故障反馈信号的处理方法。该方法包括：可编程逻辑器件获取驱动反馈信号；可编程逻辑器件检测驱动反馈信号中的脉冲信号；可编程逻辑器件检测脉冲信号的持续时间；可编程逻辑器件判断持续时间是否满足预设条件；以及可编程逻辑器件在判断出持续时间不满足预设条件时，确定脉冲信号为驱动故障反馈信号。
进一步地，可编程逻辑器件判断持续时间是否满足预设条件包括：可编程逻辑器件获取驱动信号；以及可编程逻辑器件根据获取的驱动信号判断持续时间是否满足预设条件。
进一步地，可编程逻辑器件判断持续时间是否满足预设条件包括：可编程逻辑器件获取晶振在脉冲信号的持续时间内的振荡频率和振荡次数；可编程逻辑器件根据振荡频率和振荡次数进行计算，得到计算结果；可编程逻辑器件将计算结果作为持续时间的时长；以及可编程逻辑器件判断持续时间的时长是否满足预设条件。
进一步地，可编程逻辑器件通过以下方式判断持续时间的长度值是否满足预设条件：可编程逻辑器件判断持续时间的长度值是否小于预设时间值，其中，如果可编程逻辑器件判断出持续时间的长度值小于预设时间值时，则确定持续时间满足预设条件，如果可编程逻辑器件判断出持续时间的长度值不小于预设时间值时，则确定持续时间不满足预设条件。
进一步地，可编程逻辑器件检测驱动反馈信号中的脉冲信号包括：可编程逻辑器件检测驱动反馈信号中的低电平脉冲信号。
进一步地，在确定脉冲信号为驱动故障反馈信号之后，处理方法还包括：可编程逻辑器件检测脉冲信号出现的次序值，得到检测结果；可编程逻辑器件根据检测结果确定与驱动故障反馈信号相对应的故障类型；以及可编程逻辑器件将故障类型输出到故障锁存电路中。
为了实现上述目的，根据本发明的另一方面，提供了一种驱动故障反馈信号的处理电路。该电路包括：可编程逻辑器件，用于获取驱动反馈信号，检测驱动反馈信号中的脉冲信号，检测脉冲信号的持续时间，判断持续时间是否满足预设条件，以及在判断出持续时间不满足预设条件时，确定脉冲信号为驱动故障反馈信号。
进一步地，可编程逻辑器件还用于获取驱动信号，并根据获取的驱动信号判断持续时间是否满足预设条件。
进一步地，该处理电路还包括晶振，晶振连接至可编程逻辑器件，用于产生振荡频率，可编程逻辑器件通过以下方式判断持续时间是否满足预设条件：可编程逻辑器件获取晶振在脉冲信号的持续时间内的振荡频率和振荡次数；可编程逻辑器件根据振荡频率和振荡次数进行计算，得到计算结果；可编程逻辑器件将计算结果作为持续时间的时长；以及可编程逻辑器件判断持续时间的时长是否满足预设条件。
进一步地，可编程逻辑器件还用于判断持续时间的长度值是否小于预设时间值，其中，在可编程逻辑器件小于预设时间值时，确定持续时间满足预设条件，在可编程逻辑器件判断出持续时间的长度值不小于预设时间值时，确定持续时间不满足预设条件。
进一步地，可编程逻辑器件还用于检测驱动反馈信号中的低电平脉冲信号。
进一步地，该处理电路还包括：故障锁存电路，连接至可编程逻辑器件，用于锁存可编程逻辑器件所输出的故障类型，其中，所述可编程逻辑器件还用于在确定所述脉冲信号为驱动故障反馈信号之后，检测所述脉冲信号出现的次序值，得到检测结果，以及用于根据所述检测结果确定与所述驱动故障反馈信号相对应的故障类型，并将所述故障类型输出到故障锁存电路。
通过本发明，采用可编程逻辑器件获取驱动反馈信号；检测驱动反馈信号中的脉冲信号；检测脉冲信号的持续时间；判断持续时间是否满足预设条件；以及在判断出持续时间不满足预设条件时，确定脉冲信号为驱动故障反馈信号，解决了相关技术中纯硬件电路对驱动故障反馈信号的处理能力有限的的问题，进而达到了提高对驱动故障反馈信号的处理能力的效果。
附图说明
构成本申请的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是根据本发明实施例的驱动故障反馈信号的处理电路的示意图；
图2是根据本发明实施例的驱动故障反馈信号的处理电路所在系统的示意图；
图3(a)是根据本发明实施例驱动板为正常工作模式的波形图；
图3(b)是根据本发明实施例驱动板为故障1工作模式的波形图；
图3(c)是根据本发明实施例驱动板为故障2工作模式的波形图；
图4是根据本发明第一实施例的驱动故障反馈信号的处理方法的流程图；
图5是根据本发明第二实施例的驱动故障反馈信号的处理方法的流程图；以及
图6是根据本发明第三实施例的驱动故障反馈信号的处理方法的流程图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
为了使本领域的技术人员更好的理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，在本领域普通技术人员没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明的保护范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。
根据本发明的实施例，提供了一种驱动故障反馈信号的处理电路，该电路用于检测并判断毫秒级甚至微秒级的驱动故障。
图1是根据本发明实施例的驱动故障反馈信号的处理电路的示意图。
如图1所示，该电路包括：可编程逻辑器件。
需要说明的是，本发明的驱动故障反馈信号的处理电路可以用于检测驱动板的故障，从而保护绝缘栅双极晶体管(Insulated Gate Bipolar Transistor，简称为IGBT)和注入增强型栅极晶体管(Injection Enhanced Gate Transistor，简称为IEGT)等电力电子器件，使其免受损坏。其中，IGBT和IEGT均为大功率电力电子器件，而且IEGT为高耐压(如可承受电压在4KV以上)、低通态电压(即低损耗)的电力电子器件。IGBT和IEGT的驱动电路与传统驱动电路不同，其驱动故障反馈信号为与驱动信号互补的脉冲信号。以下以IEGT为例进行详细阐述。
可编程逻辑器件可以用于获取驱动反馈信号，检测驱动反馈信号中的脉冲信号，检测脉冲信号的持续时间，判断持续时间是否满足预设条件，以及在判断出持续时间不满足预设条件时，确定脉冲信号为驱动故障反馈信号。
可编程逻辑器件(Programmable Logic Device，简称PLD)可以包括复杂可编程逻辑器件(Complex Programmable Logic Device，简称为CPLD)和现场可编程逻辑器件(FPGA)等。PLD可以通过硬件编程语言实现硬件电路的搭建，并且通过软件判断的方式对不同的驱动反馈信号进行判断以检测驱动反馈信号是否为驱动故障反馈信号。由于PLD可以准确的判断驱动反馈信号的高低电平的跳变，并通过高速时钟准确计数毫秒级、甚至微秒级的驱动反馈信号中的脉冲信号的宽度，进而对故障类型做出判断。
如图2所示，在实际应用中，可编程逻辑器件可以设置在可编程逻辑电路中，并且可编程逻辑电路连接在反馈信号电路和微处理器之间。其中，微处理器用于向IEGT输出驱动信号。当驱动信号为高电平时，该驱动信号用于控制IEGT导通，当驱动信号为低电平时，该驱动信号用于控制IEGT关断。相应的，输入反馈信号电路的驱动反馈信号可以根据驱动信号生成。具体地，当微处理器开始输出高电平的驱动信号，并经过一定的延时之后，驱动反馈信号开始产生脉冲信号，该脉冲信号可以为第一脉冲信号；同理，当微处理器开始输出低电平的驱动信号，并经过一定的延时之后，驱动反馈信号开始产生脉冲信号，该脉冲信号可以为第二脉冲信号，其中，第一脉冲信号的脉冲宽度和第二脉冲信号的脉冲宽度可以不相同。
根据驱动反馈信号(FBK)可以判断驱动板的工作模式为正常工作模式还是故障工作模式。具体地，驱动信号(CMD)通过其自身的高低电平的跳变可以控制IEGT门极发射极间电压(Uge)在导通电压(如+15V)和关断电压(如-15V)之间跳变。而IEGT集电极发射极间电压(Uce)用于表示IEGT的导通/关断情况，其中，当Uce小于开通电压Vth且大于0V时，表明IEGT导通，否则表明IEGT关断。在驱动信号为高电平信号时，如果驱动反馈信号的脉冲信号的宽度为Tbegin，且Tbegin满足一定阈值时，表明IEGT正常导通，而在驱动信号为低电平信号时，如果驱动反馈信号的脉冲信号的宽度为Tend，且Tend满足一定阈值时，表明IEGT正常关断。
例如，如图3(a)所示，驱动板为正常工作模式时，在IEGT的一个开通-关断周期内，当CMD为高电平时，Uge为+15V，Uce介于0V-Vth之间，FBK的脉冲信号的宽度为Tbegin，而在CMD为低电平时，Uge为-15V，Uce大于Vth，FBK的脉冲信号的宽度为Tend，其中，Tend可以为0.5-1微秒。在实际应用中，由CMD跳变到高电平的时刻到FBK开始产生脉冲信号的时刻之间存在延迟时间(Tfbk-dly)。其中，Tfbk-dly可以为2-3微秒。
如图3(b)所示，驱动板为故障1工作模式时，在IEGT的一个开通-关断周期内，当CMD为高电平时，Uge为+15V，Uce大于Vth，FBK产生的脉冲信号的宽度不为Tbegin，而是在延迟时间(Tfbk-dly)之后，FBK直接输出低电平信号，且该低电平信号可以保持一定时间，例如其可以保持1秒。需要说明的是，故障1工作模式可以为IEGT在CMD高电平驱动下未正常开通。
如图3(c)所示，驱动板为故障2工作模式时，在IEGT的一个开通-关断周期内，当CMD为高电平时，Uge为+15V，Uce介于0V-Vth之间，FBK的第一脉冲信号的宽度为Tbegin，FBK的第二脉冲信号的宽度不为Tend，而是FBK直接输出低电平信号，且该低电平信号可以保持一定时间，例如其可以保持1秒。需要说明的是，故障2工作模式可以是在CMD高电平驱动下IEGT正常开通，但由于IEGT存在短路或者过流故障，从而使得IEGT不正常关断。
需要说明的是，图3(a)至图3(c)中的驱动反馈信号(FBK)的初始电平均以为高电平为例，其初始电平也可以为低电平。
需要说明的是，在可编程逻辑器件获取驱动反馈信号之前，驱动反馈信号可以先经过反馈信号电路的处理。
基于前述的驱动板的工作模式，可编程逻辑器件检测驱动反馈信号中的脉冲信号可以是检测驱动反馈信号中是否出现脉冲信号。其中，在驱动信号控制IEGT导通或者断开时，驱动反馈信号均会产生脉冲信号。
在驱动反馈信号中出现脉冲信号，可编程逻辑器件可以检测脉冲信号的持续时间，其中，脉冲信号的持续时间为脉冲信号的宽度。
具体地，脉冲信号的持续时间可以包括第一脉冲信号的持续时间和第二脉冲信号的持续时间，相应的，预设条件可以包括第一预设条件和第二预设条件。其中，第一脉冲信号可以是CMD为高电平时FBK中的脉冲信号，第二脉冲信号可以是CMD为低电平时FBK中的脉冲信号。第一预设条件可以是在IEGT的一个开通/关断周期内，IEGT正常开通时，FBK中的脉冲信号的持续时间所满足的条件；第二预设条件可以是在IEGT的一个开通/关断周期内，IEGT正常关断时，FBK中的脉冲信号的持续时间所满足的条件。
这样，可编程逻辑器件可以判断持续时间是否满足预设条件可以是：首先可编程逻辑器件可以判断第一脉冲信号的持续时间是否满足第一预设条件。如果可编程逻辑器件判断出第一脉冲信号的持续时间满足第一预设条件，则可以表明IEGT开通正常。如果可编程逻辑器件判断出第一脉冲信号的持续时间不满足第一预设条件，则可以表明IEGT开通不正常。然后，在可编程逻辑器件判断出第一脉冲信号的持续时间满足第一预设条件之后，可编程逻辑器件可以继续判断第二脉冲信号的持续时间是否满足第二预设条件，如果可编程逻辑器件判断出第二脉冲信号的持续时间满足第二预设条件，则可以表明IEGT关断正常，而如果可编程逻辑器件判断出第二脉冲信号的持续时间不满足第二预设条件，则可以表明IEGT关断不正常。
例如，当第一脉冲信号的持续时间在Tbegin的阈值范围之内且第二脉冲信号的持续时间在Tend的阈值范围之内时，表明可编程逻辑器件判断持续时间满足预设条件，否则表明可编程逻辑器件判断持续时间不满足预设条件。其中，在持续时间满足预设条件时，表明驱动板为正常工作模式，否则表明驱动板为故障工作模式。
需要说明的是，在本发明实施例中，可编程逻辑器件由供电电路提供电源，由晶振提供时钟，由故障锁存电路锁存可编程逻辑器件输出的驱动故障反馈信号，故障锁存电路还用于将故障信号输出给微处理器。
通过本发明实施例，由于PLD可以准确的判断驱动反馈信号的高低电平的跳变，并通过高速时钟准确计数毫秒级、甚至微秒级的驱动反馈信号中的脉冲信号的宽度，进而对故障类型做出判断，因此达到了提高对驱动故障反馈信号的处理能力的效果。
优选地，在本发明实施例中，可编程逻辑器件判断持续时间是否满足预设条件包括：可编程逻辑器件获取驱动信号，并根据获取的驱动信号判断持续时间是否满足预设条件。
例如，当可编程逻辑器件获取的驱动信号为高电平信号时，可编程逻辑器件可以判断驱动反馈信号中的脉冲信号的持续时间是否在Tbegin的阈值范围之内，如果可编程逻辑器件判断出驱动反馈信号中的脉冲信号的持续时间在Tbegin的阈值范围之内，则表明IEGT开通正常，如果可编程逻辑器件判断出驱动反馈信号中的脉冲信号的持续时间不在Tbegin的阈值范围之内，则表明IEGT开通不正常。当可编程逻辑器件获取的驱动信号为低电平信号时，可编程逻辑器件可以判断驱动反馈信号中的脉冲信号的持续时间是否在Tend的阈值范围之内，如果可编程逻辑器件判断出驱动反馈信号中的脉冲信号的持续时间在Tend的阈值范围之内，则表明IEGT关断正常，如果可编程逻辑器件判断出驱动反馈信号中的脉冲信号的持续时间不在Tend的阈值范围之内，则表明IEGT关断不正常。
优选地，在本发明实施例中，该处理电路还可以包括晶振，晶振连接至可编程逻辑器件，用于产生振荡频率，可编程逻辑器件通过以下方式判断持续时间是否满足预设条件：
首先，可编程逻辑器件获取晶振在述脉冲信号的持续时间内的振荡频率和振荡次数。
晶振为可编程逻辑器件的外部时钟电路，为可编程逻辑器件提供工作时钟，并且晶振和可编程逻辑器件均可以设置在可编程逻辑电路中。
接着，可编程逻辑器件根据振荡频率和振荡次数进行计算，得到计算结果。
例如，可编程逻辑器件可以首先对获取到的振荡频率求倒数，得到振荡时间，然后将振荡时间和振荡次数相乘得到一个时间值。
再次，可编程逻辑器件将计算结果作为持续时间的时长。
然后，可编程逻辑器件判断持续时间的时长是否满足预设条件。
例如，可编程逻辑器件可以判断上述计算得到的时间值是否在前述的Tbegin的阈值范围之内或者在Tend的阈值范围之内。其中，如果可编程逻辑器件判断出上述计算得到的时间值在前述的Tbegin的阈值范围之内，则表明IEGT开通正常。如果可编程逻辑器件判断出上述计算得到的时间值在前述的Tend的阈值范围之内，则表明IEGT关断正常，并且在IEGT开通和关断均正常的情况下，表明驱动板为正常工作模式。否在，表明表驱动板为故障工作模式。
由于晶振可以为可编程逻辑器件提供高速时钟，因此，通过本发明实施例，可以提高对毫秒级甚至微妙级的驱动反馈信号的处理能力。
优选地，在本发明实施例中，可编程逻辑器件通过以下方式判断持续时间的长度值是否满足预设条件：可编程逻辑器件判断持续时间的长度值是否小于预设时间值，其中，如果可编程逻辑器件判断出持续时间的长度值小于预设时间值时，则确定持续时间满足预设条件，如果可编程逻辑器件判断出持续时间的长度值不小于预设时间值时，则确定持续时间不满足预设条件。
优选地，在本发明实施例中，可编程逻辑器件检测驱动反馈信号中的脉冲信号可以包括：可编程逻辑器件检测驱动反馈信号中的低电平脉冲信号。即，驱动反馈信号的初始值可以为高电平。
优选地，在本发明实施例中，该处理电路还可以包括故障锁存电路。故障锁存电路，连接至可编程逻辑器件，用于锁存可编程逻辑器件所输出的故障类型。其中，可编程逻辑器件还用于在确定脉冲信号为驱动故障反馈信号之后，检测脉冲信号出现的次序值，得到检测结果，以及用于根据检测结果确定与驱动故障反馈信号相对应的故障类型，并将故障类型输出到故障锁存电路。
例如，在IEGT的一个开通/关断周期内，在确定脉冲信号为驱动故障反馈信号之后，可以判断该脉冲信号出现的次序值，其中，如图3(b)所示，当脉冲信号出现的次序值为1时，则表明与驱动故障反馈信号相对应的故障类型为IEGT开通故障，即IEGT未开通。又如图3(c)所示，当脉冲信号出现的次序值为2时，则表明与驱动故障反馈信号相对应的故障类型为IEGT短路或者过流故障。
其中，故障锁存电路设置在可编程逻辑电路中，并且故障锁存电路连接在可编程逻辑器件和微控制器之间，用于相应的故障类型，并将相应的故障信号输出到微控制器，而微控制器用于处理故障锁存电路输出的故障信号所对应的故障。
根据本发明的实施例，提供了一种驱动故障反馈信号的处理方法，该驱动故障反馈信号的处理方法用于检测并判断毫秒级甚至微秒级的驱动故障。该驱动故障反馈信号的处理方法可以运行在可编程逻辑电路中。需要说明的是，本发明实施例所提供的驱动故障反馈信号的处理方法可以通过本发明实施例的驱动故障反馈信号的处理电路来执行，本发明实施例的驱动故障反馈信号的处理电路也可以用于执行本发明实施例的驱动故障反馈信号的处理方法。
图4是根据本发明第一实施例的驱动故障反馈信号的处理方法的流程图。
如图4所示，该方法包括如下的步骤S402至步骤S410：
需要说明的是，本发明的驱动故障反馈信号的处理电路可以用于检测驱动板的故障，从而保护绝缘栅双极晶体管(Insulated Gate Bipolar Transistor，简称为IGBT)和注入增强型栅极晶体管(Injection Enhanced Gate Transistor，简称为IEGT)等电力电子器件，使其免受损坏。其中，IGBT和IEGT均为大功率电力电子器件，而且IEGT为高耐压(如可承受电压在4KV以上)、低通态电压(即低损耗)的电力电子器件。IGBT和IEGT的驱动电路与传统驱动电路不同，其驱动故障反馈信号为与驱动信号互补的脉冲信号。以下以IEGT为例进行详细阐述。
步骤S402，可编程逻辑器件获取驱动反馈信号。
可编程逻辑器件(Programmable Logic Device，简称PLD)可以包括复杂可编程逻辑器件(Complex Programmable Logic Device，简称为CPLD)和现场可编程逻辑器件(FPGA)等。PLD可以通过硬件编程语言实现硬件电路的搭建，并且通过软件判断的方式对不同的驱动反馈信号进行判断以检测驱动反馈信号是否为驱动故障反馈信号。由于PLD可以准确的判断驱动反馈信号的高低电平的跳变，并通过高速时钟准确计数毫秒级、甚至微秒级的驱动反馈信号中的脉冲信号的宽度，进而对故障类型做出判断。
如图2所示，在实际应用中，可编程逻辑器件可以设置在可编程逻辑电路中，并且可编程逻辑电路连接在反馈信号电路和微处理器之间。其中，微处理器用于向IEGT输出驱动信号。当驱动信号为高电平时，该驱动信号用于控制IEGT导通，当驱动信号为低电平时，该驱动信号用于控制IEGT关断。相应的，输入反馈信号电路的驱动反馈信号可以根据驱动信号生成。具体地，当微处理器开始输出高电平的驱动信号，并经过一定的延时之后，驱动反馈信号开始产生脉冲信号，该脉冲信号可以为第一脉冲信号；同理，当微处理器开始输出低电平的驱动信号，并经过一定的延时之后，驱动反馈信号开始产生脉冲信号，该脉冲信号可以为第二脉冲信号，其中，第一脉冲信号的脉冲宽度和第二脉冲信号的脉冲宽度可以不相同。
根据驱动反馈信号(FBK)可以判断驱动板的工作模式为正常工作模式还是故障工作模式。具体地，驱动信号(CMD)通过其自身的高低电平的跳变可以控制IEGT门极发射极间电压(Uge)在导通电压(如+15V)和关断电压(如-15V)之间跳变。而IEGT集电极发射极间电压(Uce)用于表示IEGT的导通/关断情况，其中，当Uce小于开通电压Vth且大于0V时，表明IEGT导通，否则表明IEGT关断。在驱动信号为高电平信号时，如果驱动反馈信号的脉冲信号的宽度为Tbegin，且Tbegin满足一定阈值时，表明IEGT正常导通，而在驱动信号为低电平信号时，如果驱动反馈信号的脉冲信号的宽度为Tend，且Tend满足一定阈值时，表明IEGT正常关断。
例如，如图3(a)所示，驱动板为正常工作模式时，在IEGT的一个开通-关断周期内，当CMD为高电平时，Uge为+15V，Uce介于0V-Vth之间，FBK的脉冲信号的宽度为Tbegin，而在CMD为低电平时，Uge为-15V，Uce大于Vth，FBK的脉冲信号的宽度为Tend，其中，Tend可以为0.5-1微秒。在实际应用中，由CMD跳变到高电平的时刻到FBK开始产生脉冲信号的时刻之间存在延迟时间(Tfbk-dly)。其中，Tfbk-dly可以为2-3微秒。
如图3(b)所示，驱动板为故障1工作模式时，在IEGT的一个开通-关断周期内，当CMD为高电平时，Uge为+15V，Uce大于Vth，FBK产生的脉冲信号的宽度不为Tbegin，而是在延迟时间(Tfbk-dly)之后，FBK直接输出低电平信号，且该低电平信号可以保持一定时间，例如其可以保持1秒。需要说明的是，故障1工作模式可以为IEGT在CMD高电平驱动下未正常开通。
如图3(c)所示，驱动板为故障2工作模式时，在IEGT的一个开通-关断周期内，当CMD为高电平时，Uge为+15V，Uce介于0V-Vth之间，FBK的第一脉冲信号的宽度为Tbegin，FBK的第二脉冲信号的宽度不为Tend，而是FBK直接输出低电平信号，且该低电平信号可以保持一定时间，例如其可以保持1秒。需要说明的是，故障2工作模式可以是在CMD高电平驱动下IEGT正常开通，但由于IEGT存在短路或者过流故障，从而使得IEGT不正常关断。
需要说明的是，图3(a)至图3(c)中的驱动反馈信号(FBK)的初始电平均以为高电平为例，其初始电平也可以为低电平。
需要说明的是，在可编程逻辑器件获取驱动反馈信号之前，驱动反馈信号可以先经过反馈信号电路的处理。
步骤S404，可编程逻辑器件检测驱动反馈信号中的脉冲信号。
基于前述的驱动板的工作模式，可编程逻辑器件检测驱动反馈信号中的脉冲信号可以是检测驱动反馈信号中是否出现脉冲信号。其中，在驱动信号控制IEGT导通或者断开时，驱动反馈信号均会产生脉冲信号。
步骤S406，可编程逻辑器件检测脉冲信号的持续时间。
在驱动反馈信号中出现脉冲信号，可编程逻辑器件可以检测脉冲信号的持续时间，其中，脉冲信号的持续时间为脉冲信号的宽度。
步骤S408，可编程逻辑器件判断持续时间是否满足预设条件。
具体地，脉冲信号的持续时间可以包括第一脉冲信号的持续时间和第二脉冲信号的持续时间，相应的，预设条件可以包括第一预设条件和第二预设条件。其中，第一脉冲信号可以是CMD为高电平时FBK中的脉冲信号，第二脉冲信号可以是CMD为低电平时FBK中的脉冲信号。第一预设条件可以是在IEGT的一个开通/关断周期内，IEGT正常开通时，FBK中的脉冲信号的持续时间所满足的条件；第二预设条件可以是在IEGT的一个开通/关断周期内，IEGT正常关断时，FBK中的脉冲信号的持续时间所满足的条件。
这样，可编程逻辑器件可以判断持续时间是否满足预设条件可以是：首先可编程逻辑器件可以判断第一脉冲信号的持续时间是否满足第一预设条件。如果可编程逻辑器件判断出第一脉冲信号的持续时间满足第一预设条件，则可以表明IEGT开通正常。如果可编程逻辑器件判断出第一脉冲信号的持续时间不满足第一预设条件，则可以表明IEGT开通不正常。然后，在可编程逻辑器件判断出第一脉冲信号的持续时间满足第一预设条件之后，可编程逻辑器件可以继续判断第二脉冲信号的持续时间是否满足第二预设条件，如果可编程逻辑器件判断出第二脉冲信号的持续时间满足第二预设条件，则可以表明关断正常，而如果可编程逻辑器件判断出第二脉冲信号的持续时间不满足第二预设条件，则可以表明IEGT关断不正常。
例如，当第一脉冲信号的持续时间在Tbegin的阈值范围之内且第二脉冲信号的持续时间在Tend的阈值范围之内时，表明可编程逻辑器件判断持续时间满足预设条件，否则表明可编程逻辑器件判断持续时间不满足预设条件。其中，在持续时间满足预设条件时，表明驱动板为正常工作模式，否则表明驱动板为故障工作模式。
步骤S410，可编程逻辑器件在判断出持续时间不满足预设条件时，确定脉冲信号为驱动故障反馈信号。
需要说明的是，在本发明实施例中，可编程逻辑器件由供电电路提供电源，由晶振提供时钟，由故障锁存电路锁存可编程逻辑器件输出的驱动故障反馈信号，故障锁存电路还用于将故障信号输出给微处理器。
通过本发明实施例，由于PLD可以准确的判断驱动反馈信号的高低电平的跳变，并通过高速时钟准确计数毫秒级、甚至微秒级的驱动反馈信号中的脉冲信号的宽度，进而对故障类型做出判断，因此达到了提高对驱动故障反馈信号的处理能力的效果。
优选地，在本发明实施例中，可编程逻辑器件判断持续时间是否满足预设条件包括：可编程逻辑器件获取驱动信号，可编程逻辑器件根据获取的驱动信号判断持续时间是否满足预设条件。
例如，当可编程逻辑器件获取的驱动信号为高电平信号时，可编程逻辑器件可以判断驱动反馈信号中的脉冲信号的持续时间是否在Tbegin的阈值范围之内，如果可编程逻辑器件判断出驱动反馈信号中的脉冲信号的持续时间在Tbegin的阈值范围之内，则表明IEGT开通正常，如果可编程逻辑器件判断出驱动反馈信号中的脉冲信号的持续时间不在Tbegin的阈值范围之内，则表明IEGT开通不正常。当可编程逻辑器件获取的驱动信号为低电平信号时，可编程逻辑器件可以判断驱动反馈信号中的脉冲信号的持续时间是否在Tend的阈值范围之内，如果可编程逻辑器件判断出驱动反馈信号中的脉冲信号的持续时间在Tend的阈值范围之内，则表明IEGT关断正常，如果可编程逻辑器件判断出驱动反馈信号中的脉冲信号的持续时间不在Tend的阈值范围之内，则表明IEGT关断不正常。
图5是根据本发明第二实施例的驱动故障反馈信号的处理方法的流程图。
如图5所示，该驱动故障反馈信号的处理方法包括如下的步骤S502至步骤S516，该实施例可以作为图4所示实施例的优选实施方式。
步骤S502至步骤S506，分别同图4所示实施例的步骤S402至步骤S406，在此不再赘述。
步骤S508，可编程逻辑器件获取晶振在述脉冲信号的持续时间内的振荡频率和振荡次数。
晶振为可编程逻辑器件的外部时钟电路，为可编程逻辑器件提供工作时钟，并且晶振和可编程逻辑器件均可以设置在可编程逻辑电路中。
步骤S510，可编程逻辑器件根据振荡频率和振荡次数进行计算，得到计算结果。
例如，可编程逻辑器件可以首先对获取到的振荡频率求倒数，得到振荡时间，然后将振荡时间和振荡次数相乘得到一个时间值。
步骤S512，可编程逻辑器件将计算结果作为持续时间的时长。
步骤S514，可编程逻辑器件判断持续时间的时长是否满足预设条件。
例如，可编程逻辑器件可以判断上述计算得到的时间值是否在前述的Tbegin的阈值范围之内或者在Tend的阈值范围之内。其中，如果可编程逻辑器件判断出上述计算得到的时间值在前述的Tbegin的阈值范围之内，则表明IEGT开通正常。如果可编程逻辑器件判断出上述计算得到的时间值在前述的Tend的阈值范围之内，则表明IEGT关断正常，并且在IEGT开通和关断均正常的情况下，表明驱动板为正常工作模式。否在，表明表驱动板为故障工作模式。
步骤S516，同图4所示实施例的步骤S410，在此不再赘述。
由于晶振可以为可编程逻辑器件提供高速时钟，因此，通过本发明实施例，可以提高对毫秒级甚至微妙级的驱动反馈信号的处理能力。
优选地，在本发明实施例中，可编程逻辑器件通过以下方式判断持续时间的长度值是否满足预设条件：可编程逻辑器件判断持续时间的长度值是否小于预设时间值，其中，如果可编程逻辑器件判断出持续时间的长度值小于预设时间值时，则确定持续时间满足预设条件，如果可编程逻辑器件判断出持续时间的长度值不小于预设时间值时，则确定持续时间不满足预设条件。
优选地，在本发明实施例中，可编程逻辑器件检测驱动反馈信号中的脉冲信号可以包括：可编程逻辑器件检测驱动反馈信号中的低电平脉冲信号。即，驱动反馈信号的初始值可以为高电平。
图6是根据本发明第三实施例的驱动故障反馈信号的处理方法的流程。
如图6所示，该驱动故障反馈信号的处理方法包括如下的步骤S602至步骤S616，该实施例可以作为图4所示实施例的优选实施方式。
步骤S602至步骤S610，分别同图4所示实施例的步骤S402至步骤S410，在此不再赘述。
步骤S612，可编程逻辑器件检测脉冲信号出现的次序值，得到检测结果。
例如，在IEGT的一个开通/关断周期内，在确定脉冲信号为驱动故障反馈信号之后，可以判断该脉冲信号出现的次序值，其中，如图3(b)所示，当脉冲信号出现的次序值为1时，则表明与驱动故障反馈信号相对应的故障类型为IEGT开通故障，即IEGT未开通。又如图3(c)所示，当脉冲信号出现的次序值为2时，则表明与驱动故障反馈信号相对应的故障类型为IEGT短路或者过流故障。
步骤S614，可编程逻辑器件根据检测结果确定与驱动故障反馈信号相对应的故障类型。
步骤S616，可编程逻辑器件将故障类型输出到故障锁存电路中。
其中，故障锁存电路设置在可编程逻辑电路中，并且故障锁存电路连接在可编程逻辑器件和微控制器之间，用于相应的故障类型，并将相应的故障信号输出到微控制器，而微控制器用于处理故障锁存电路输出的故障信号所对应的故障。
需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种驱动故障反馈信号的处理方法，其特征在于，包括：
可编程逻辑器件获取驱动反馈信号；
所述可编程逻辑器件检测所述驱动反馈信号中的脉冲信号；
所述可编程逻辑器件检测所述脉冲信号的持续时间；
所述可编程逻辑器件判断所述持续时间是否满足预设条件；以及
所述可编程逻辑器件在判断出所述持续时间不满足所述预设条件时，确定所述脉冲信号为驱动故障反馈信号，
其中，在确定所述脉冲信号为驱动故障反馈信号之后，所述处理方法还包括：
所述可编程逻辑器件检测所述脉冲信号出现的次序值，得到检测结果；
所述可编程逻辑器件根据所述检测结果确定与所述驱动故障反馈信号相对应的故障类型；以及
所述可编程逻辑器件将所述故障类型输出到故障锁存电路中。
2.根据权利要求1所述的处理方法，其特征在于，所述可编程逻辑器件判断所述持续时间是否满足预设条件包括：
所述可编程逻辑器件获取驱动信号；以及
所述可编程逻辑器件根据获取的所述驱动信号判断所述持续时间是否满足预设条件。
3.根据权利要求1所述的处理方法，其特征在于，所述可编程逻辑器件判断所述持续时间是否满足预设条件包括：
所述可编程逻辑器件获取晶振在所述脉冲信号的持续时间内的振荡频率和振荡次数；
所述可编程逻辑器件根据所述振荡频率和所述振荡次数进行计算，得到计算结果；
所述可编程逻辑器件将所述计算结果作为所述持续时间的时长；以及
所述可编程逻辑器件判断所述持续时间的时长是否满足所述预设条件。
4.根据权利要求1所述的处理方法，其特征在于，所述可编程逻辑器件通过以下方式判断所述持续时间的长度值是否满足所述预设条件：
所述可编程逻辑器件判断所述持续时间的长度值是否小于预设时间值，
其中，如果所述可编程逻辑器件判断出所述持续时间的长度值小于所述预设时间值时，则确定所述持续时间满足所述预设条件，如果所述可编程逻辑器件判断出所述持续时间的长度值不小于所述预设时间值时，则确定所述持续时间不满足所述预设条件。
5.根据权利要求1所述的处理方法，其特征在于，所述可编程逻辑器件检测所述驱动反馈信号中的脉冲信号包括：
所述可编程逻辑器件检测所述驱动反馈信号中的低电平脉冲信号。
6.一种驱动故障反馈信号的处理电路，其特征在于，包括：可编程逻辑器件，用于获取驱动反馈信号，检测所述驱动反馈信号中的脉冲信号，检测所述脉冲信号的持续时间，判断所述持续时间是否满足预设条件，以及在判断出所述持续时间不满足所述预设条件时，确定所述脉冲信号为驱动故障反馈信号；
故障锁存电路，连接至所述可编程逻辑器件，用于锁存所述可编程逻辑器件所输出的故障类型，其中，所述可编程逻辑器件还用于在确定所述脉冲信号为驱动故障反馈信号之后，检测所述脉冲信号出现的次序值，得到检测结果，以及用于根据所述检测结果确定与所述驱动故障反馈信号相对应的故障类型，并将所述故障类型输出到故障锁存电路。
7.根据权利要求6所述的处理电路，其特征在于，所述可编程逻辑器件还用于获取驱动信号，并根据获取的所述驱动信号判断所述持续时间是否满足预设条件。
8.根据权利要求6所述的处理电路，其特征在于，还包括晶振，所述晶振连接至所述可编程逻辑器件，用于产生振荡频率，所述可编程逻辑器件通过以下方式判断所述持续时间是否满足预设条件：
所述可编程逻辑器件获取所述晶振在所述脉冲信号的持续时间内的振荡频率和振荡次数；
所述可编程逻辑器件根据所述振荡频率和所述振荡次数进行计算，得到计算结果；
所述可编程逻辑器件将所述计算结果作为所述持续时间的时长；以及
所述可编程逻辑器件判断所述持续时间的时长是否满足所述预设条件。
9.根据权利要求6所述的处理电路，其特征在于，所述可编程逻辑器件还用于判断所述持续时间的长度值是否小于预设时间值，其中，在所述可编程逻辑器件小于所述预设时间值时，确定所述持续时间满足所述预设条件，在所述可编程逻辑器件判断出所述持续时间的长度值不小于所述预设时间值时，确定所述持续时间不满足所述预设条件。
10.根据权利要求6所述的处理电路，其特征在于，所述可编程逻辑器件还用于检测所述驱动反馈信号中的低电平脉冲信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410219895.8A CN104833910B (zh) | 2014-05-22 | 2014-05-22 | 驱动故障反馈信号的处理方法和电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410219895.8A CN104833910B (zh) | 2014-05-22 | 2014-05-22 | 驱动故障反馈信号的处理方法和电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104833910A CN104833910A (zh) | 2015-08-12 |
| CN104833910B true CN104833910B (zh) | 2018-01-19 |
Family
ID=53811913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410219895.8A Active CN104833910B (zh) | 2014-05-22 | 2014-05-22 | 驱动故障反馈信号的处理方法和电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104833910B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111245206B (zh) * | 2020-04-10 | 2021-05-28 | 青岛中加特电气股份有限公司 | 变频器igbt驱动控制方法和控制装置 |
| CN114076852B (zh) * | 2020-08-21 | 2024-01-26 | 苏州艾利特机器人有限公司 | 一种用于工业机器人的安全控制系统及安全控制方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201610791U (zh) * | 2009-10-30 | 2010-10-20 | 中国第一汽车集团公司 | 柴油共轨发动机电控系统ecu前向信号处理控制模块 |
| CN102136720B (zh) * | 2011-04-26 | 2013-07-31 | 广东明阳龙源电力电子有限公司 | 一种在线检测igbt器件短路和开路故障的方法及控制器 |
| CN102445647B (zh) * | 2011-10-10 | 2013-07-17 | 保定天威集团有限公司 | 一种igbt脉冲校验方法 |
| CN202923416U (zh) * | 2012-11-05 | 2013-05-08 | 中国北车股份有限公司大连电力牵引研发中心 | 电力机车牵引控制单元 |
| CN104237761B (zh) * | 2013-06-13 | 2018-05-04 | 通用电气公司 | 绝缘栅双极型晶体管的失效模式检测及保护的系统和方法 |
-
2014
- 2014-05-22 CN CN201410219895.8A patent/CN104833910B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104833910A (zh) | 2015-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Endo et al. | An on-chip glitchy-clock generator for testing fault injection attacks | |
| CN105445648A (zh) | 一种测试修调电路及一种集成电路 | |
| CN103226927B (zh) | 移位暂存器、使用该移位暂存器的栅极驱动电路与显示装置 | |
| CN102870162A (zh) | 验证一次可编程存储器的写使能的电路 | |
| Gnad et al. | Checking for electrical level security threats in bitstreams for multi-tenant FPGAs | |
| US10719106B2 (en) | Factory reset apparatus and method | |
| CN104833910B (zh) | 驱动故障反馈信号的处理方法和电路 | |
| Tobich et al. | Voltage spikes on the substrate to obtain timing faults | |
| Balasch et al. | Design and validation of a platform for electromagnetic fault injection | |
| Krautter et al. | Remote and stealthy fault attacks on virtualized FPGAs | |
| CN104104061B (zh) | 过流保护装置和智能功率模块、变频家电 | |
| US8952740B2 (en) | Pulsed latching apparatus and method for generating pulse signal of pulsed latch thereof | |
| CN103888012A (zh) | 功耗控制电路、智能功率模块和变频家电 | |
| CN108763977A (zh) | 一种钳位反相器puf的电路、电子装置及实现方法 | |
| Abbate et al. | Analysis of low-and high-frequency oscillations in IGBTs during turn-on short circuit | |
| CN106096457B (zh) | 一种安全芯片的抗时钟频率错误注入攻击的防御电路 | |
| CN103326323A (zh) | 一种开关电源的保护电路及方法 | |
| Dhumale et al. | Comparative study of fault diagnostic methods in voltage source inverter fed three phase induction motor drive | |
| Waddle et al. | Fault attacks on dual-rail encoded systems | |
| US20070222645A1 (en) | Method and system for generating electronic keys | |
| WO2014012005A1 (en) | Adiabatic logic family | |
| JP2004118651A (ja) | 乱数発生方法及び乱数発生装置 | |
| CN108123419B (zh) | 一种过电流保护方法、装置、芯片和控制电路 | |
| CN108710561B (zh) | 一种针对真随机数发生器的电源毛刺故障攻击测评平台 | |
| CN220455457U (zh) | 一种氮化镓晶体管的测试系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |