CN206340533U - 封装体 - Google Patents
封装体 Download PDFInfo
- Publication number
- CN206340533U CN206340533U CN201621161684.4U CN201621161684U CN206340533U CN 206340533 U CN206340533 U CN 206340533U CN 201621161684 U CN201621161684 U CN 201621161684U CN 206340533 U CN206340533 U CN 206340533U
- Authority
- CN
- China
- Prior art keywords
- chip
- filled layer
- packaging body
- weld pad
- utility
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型提供一种封装体，所述封装体包括一个或多个焊垫及至少一个芯片，在所述芯片的设置区域具有一预填充层，所述芯片设置在所述预填充层上。本实用新型的优点在于：可以解决焊线打在芯片悬空基岛的问题，使焊线得到良好的作业性；可以提高排布密度，也可以提高切割刀子的使用寿命，进而节省成本；可以得到较薄的封装体；解决超薄基板在生产过程中由于强度太低造成的一系列作业困难。
Description
技术领域
本实用新型涉及半导体封装领域，尤其涉及一种封装体。
背景技术
现有的一些封装产品，例如QFN产品，会存在一些没有裸露的芯片焊盘(exposedpad)或者芯片焊盘(exposed pad)很小的产品。参见图1，框架包括引脚101及基岛102，所述引脚101与预贴膜103贴合，所述预贴膜103起到支撑的作用，而由于无暴露的散热片，框架在放芯片的区域为半蚀刻设计，即基岛102为半蚀刻，芯片104放置在基岛102上，如此一来，芯片104上的打线区域就处于悬空状态，导致无法打线或者打线困难、焊线的作业性不好。
现有技术中，解决这一问题的方法是在框架上进行预注胶制程，预先形成一预制填充层，以支撑所述基岛，避免打线区域处于悬空状态。参见图2所示，在所述框架底部半蚀刻区域填充一支撑层105，所述支撑层105支撑所述基岛102，形成支撑层105后再进行打线，从而避免打线区域处于悬空状态，焊线得到良好的作业性。
但是，上述方法存在一定的局限性，在框架厚度很薄时，容纳胶水的空间较小，框架会变形，胶水会溢出，且进行预注胶制程的良率损失很大，框架变形很难管控，框架越薄，制程中产生的变形越多，溢胶情况很严重。溢出的胶可能会蔓延到引脚，从而影响产品的性能。
实用新型内容
本实用新型所要解决的技术问题是，提供一种封装体，其能够使焊线得到良好的作业性，且能够解决超薄基板在生产过程中由于强度太低造成的的一系列作业困难。
为了解决上述问题，本实用新型提供了一种封装体，包括一个或多个焊垫及至少一个芯片，在所述芯片的设置区域具有一预填充层，所述芯片设置在所述预填充层上。
进一步，所述预填充层的材料与所述封装体的塑封材料相同。
进一步，所述预填充层的材料为液态光致阻焊剂。
进一步，所述预填充层上表面与所述焊垫上表面齐平。
进一步，所述预填充层上表面高于所述焊垫上表面，且覆盖所述焊垫的上表面的一部分。
进一步，所述焊垫上下表面形状相同。
本实用新型的优点在于：
(1)QFN的设计不再被暴露散热片所限制。
(2)可以解决焊线打在芯片悬空基岛的问题，使焊线得到良好的作业性。
(3)本实用新型可以得到在切割道上无金属的设计，从而可以提高排布密度，也可以提高切割刀子的使用寿命，进而节省成本。
(4)由于这个设计并没有传统意义上的较厚的框架，因而可以得到较薄的封装体。
(5)由于采用了载体作业，可以对超薄基板产品的基板进行替代，解决超薄基板在生产过程中由于强度太低造成的的一系列作业困难。
附图说明
图1是现有的QFN封装体的结构示意图；
图2是现有的解决基岛悬空的方法的示意图；
图3是本实用新型封装方法第一具体实施方式的步骤示意图；
图4A～图4G是本实用新型封装方法第一具体实施方式的工艺流程图；
图5A～图5D是焊垫的制作方法的工艺流程图；
图6是本实用新型封装方法第二具体实施方式的步骤示意图；
图7A～图7F是本实用新型封装方法第二具体实施方式的工艺流程图。
具体实施方式
下面结合附图对本实用新型提供的封装体的具体实施方式做详细说明。
参见图3，本实用新型封装方法第一具体实施方式包括如下步骤：步骤S30：提供一载体；步骤S31：在所述载体上形成一个或多个焊垫；步骤S32：在所述载体需要设置芯片的表面覆盖预填充层；步骤S33：在所述预填充层上放置至少一个芯片；步骤S34：将所述芯片与所述焊垫进行引线连接；步骤S35：塑封；步骤S36：去除所述载体，形成封装结构。
图4A～图4G所示为本实用新型封装方法第一具体实施方式的工艺流程图。
参见步骤S30及图4A，提供一载体400。在本具体实施方式中，所述载体400为碳素钢。本领域技术人员可从现有技术中获得所述载体400的材料组成，本实用新型并不限于碳素钢。
参见步骤S31及图4B，在所述载体400上形成一个或多个焊垫401。在本具体实施方式中，多个所述焊垫401间隔设置，在至少两个焊垫401之间，可设置芯片。在本实用新型其他具体实施方式中，多个所述焊垫401均设置在芯片的一侧。
本实用新型形成所述焊垫401的方法可以采用掩膜法形成，所述掩膜法包括如下步骤：
参见图5A，在所述载体400的表面涂覆掩膜500。
参见图5B，图形化所述掩膜层500，使得所述载体400需要制作焊垫的区域暴露。
参见图5C，沉积金属501。
参见图5D，去除所述掩膜500及掩膜500表面的金属，形成一个或多个焊垫401。
参见步骤S32及图4C，在所述载体400需要设置芯片的表面覆盖预填充层402。在本具体实施方式中，所述预填充层402的材料与后续塑封步骤中采用的塑封材料相同，则在后续塑封步骤后，所述塑封材料与所述预填充层402可成为一体。在本具体实施方式中，所述载体400的裸露表面均覆盖所述预填充层402。所述预填充层402的上表面与所述焊垫401的上表面齐平。在本实用新型其他具体实施方式中，所述预填充层402仅覆盖载体400需要设置芯片的表面，载体400不需要设置芯片的表面并不覆盖预填充层402。
参见步骤S33及图4D，在所述预填充层402上放置至少一个芯片403。所述芯片403可以设置在多个焊垫401之间，例如两个相邻的焊垫401之间，也可以设置在多个所述焊垫401的同一侧，本文对此不进行限制。在该步骤中，由于芯片403放置区域有预填充层402支撑，并非处于悬空状态，所以在后续制程中不会出现现有技术中的问题。
参见步骤S34及图4E，将所述芯片403与所述焊垫401采用引线404连接，引线连接工艺为常规打线工艺，本文不再赘述。
参见步骤S35图4F，塑封。在该步骤中，采用塑封材料塑封芯片403、焊垫401、引线403及预填充层402，塑封的方法为常规方法，本文不再赘述。
参见步骤S36图4G，去除所述载体400，形成封装结构。去除载体400的方法为常规方法，本文不再赘述。
本实用新型封装方法还提供一第二具体实施方式，所述第二具体实施方式与第一具体实施方式的区别在于，形成预填充层的材料不同。在第二具体实施方式中，形成预填充层的材料为液态光致阻焊剂。第二具体实施方式的步骤如下。
第二具体实施方式形成焊垫的方法与第一具体实施方式相同，请参见上述描述及附图4A～4B。形成预填充层的方法请参见如下步骤。
参见步骤S60及图7A，在所述载体400及焊垫401表面涂覆预填充层702，所述预填充层702的材料为液态光致阻焊剂，所述液态光致阻焊剂俗称绿漆。在本具体实施方式中，所述预填充层702覆盖所述载体400及焊垫401表面，在其他具体实施方式中，所述预填充层702覆盖所述载体400裸露的表面或者需要设置芯片的表面。所述涂覆预填充层702的方法可以为涂布及烘烤。
参见步骤S61及图7B，图形化所述预填充层702，暴露出焊垫401的上表面。所述图形化的方法为本领域的常规方法，所述焊垫401的上表面可以全部暴露，也可以部分暴露。在本具体实施方式中，所述焊垫401的上表面部分暴露，进而使得所述预填充层702上表面高于所述焊垫401上表面，且覆盖所述焊垫401的上表面的一部分。
参见步骤S62及图7C，在所述预填充层702上放置至少一个芯片703。所述芯片703可以设置在多个焊垫401之间，例如两个相邻的焊垫401之间，也可以设置在多个所述焊垫401的同一侧，本文对此不进行限制。在该步骤中，由于芯片703放置区域有预填充层702支撑，并非处于悬空状态，所以在后续制程中不会出现现有技术中的问题。
参见步骤S63及图7D，将所述芯片703与所述焊垫401采用引线704连接，引线连接工艺为常规打线工艺，本文不再赘述。
参见步骤S64图7E，塑封。在该步骤中，塑封芯片703、焊垫401、引线703及预填充层702，塑封的方法为常规方法，本文不再赘述。
参见步骤S65图7F，去除所述载体400，形成封装结构。去除载体400的方法为常规方法，本文不再赘述。
本实用新型还提供一种封装体，参见图4G，所述封装体包括一个或多个焊垫401及至少一个芯片403，在所述芯片403的设置区域具有一预填充层402，所述芯片403设置在所述预填充层402上，所述芯片通过引线404与焊垫401电连接。可以看到，在本实施例中，所述芯片403是与所述预填充层402两者之间是直接接触，没有其他结构存在。在本具体实施方式中，所述预填充层402的材料与所述封装体的塑封材料相同，所述预填充,402上表面与所述焊垫401上表面齐平。由于本实用新型所述焊垫401是如上述方法形成，所以所述焊垫401呈一字型，即上下表面形状相同，且其下表面全部裸露于所述封装体的下表面。所述芯片403设置在所述焊垫401之间，例如。两个相邻的焊垫401之间，或者所述芯片403设置在所述焊垫401的同一侧。
参见图7F，在本实用新型封装体的另一个具体实施方式中，所述封装体包括一个或多个焊垫401及至少一个芯片703，在所述芯片703的设置区域具有一预填充层702，所述芯片703设置在所述预填充层702上，所述芯片通过引线704与所述焊垫401电连接。所述预填充层702的材料为液态光致阻焊剂。所述预填充层702上表面高于所述焊垫401上表面，且覆盖所述焊垫401的上表面的一部分。
以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。
Claims (4)
1.一种封装体，包括一个或多个焊垫及至少一个芯片，其特征在于，在所述芯片的设置区域具有一预填充层，所述芯片设置在所述预填充层上，其中，所述预填充层上表面与所述焊垫上表面齐平，或所述预填充层上表面高于所述焊垫上表面，且覆盖所述焊垫的上表面的一部分。
2.根据权利要求1所述的封装体，其特征在于，所述预填充层的材料与所述封装体的塑封材料相同。
3.根据权利要求1所述的封装体，其特征在于，所述预填充层的材料为液态光致阻焊剂。
4.根据权利要求1所述的封装体，其特征在于，所述焊垫上下表面形状相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201621161684.4U CN206340533U (zh) | 2016-10-24 | 2016-10-24 | 封装体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201621161684.4U CN206340533U (zh) | 2016-10-24 | 2016-10-24 | 封装体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206340533U true CN206340533U (zh) | 2017-07-18 |
Family
ID=59299729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201621161684.4U Active CN206340533U (zh) | 2016-10-24 | 2016-10-24 | 封装体 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206340533U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106409696A (zh) * | 2016-10-24 | 2017-02-15 | 上海凯虹科技电子有限公司 | 封装方法及封装体 |
-
2016
- 2016-10-24 CN CN201621161684.4U patent/CN206340533U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106409696A (zh) * | 2016-10-24 | 2017-02-15 | 上海凯虹科技电子有限公司 | 封装方法及封装体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI264091B (en) | Method of manufacturing quad flat non-leaded semiconductor package | |
| CN100559577C (zh) | 具有阵列接垫的晶片封装构造及其制造方法 | |
| TWI484611B (zh) | 箔片基底半導體封裝 | |
| TWI284972B (en) | Leadframe, resin encapsulating mold, and method for making semiconductors using such leadframe and mold | |
| CN102324413A (zh) | 有基岛预填塑封料先刻后镀引线框结构及其生产方法 | |
| CN101814482A (zh) | 有基岛引线框结构及其生产方法 | |
| JP6095997B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| CN101814481A (zh) | 无基岛引线框结构及其生产方法 | |
| CN106876363A (zh) | 3d连接的扇出型封装结构及其工艺方法 | |
| CN105428325B (zh) | 一种带金属屏蔽层的单层超薄基板封装结构的制备工艺及其制品 | |
| CN102324415B (zh) | 无基岛预填塑封料先刻后镀引线框结构及其生产方法 | |
| TW200644192A (en) | Semiconductor package and method for forming the same | |
| CN107912069A (zh) | 不具有裸片附接垫的引线载体结构和由此形成的封装 | |
| CN206340533U (zh) | 封装体 | |
| CN202549829U (zh) | 四边扁平无引脚封装件 | |
| CN102324414A (zh) | 有基岛预填塑封料先镀后刻引线框结构及其生产方法 | |
| CN206584921U (zh) | 预包封多侧边可浸润引线框架结构 | |
| CN108198790A (zh) | 具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺 | |
| CN106409696A (zh) | 封装方法及封装体 | |
| US8124462B2 (en) | Enhanced integrated circuit package | |
| CN109037183A (zh) | 一种半导体芯片封装阵列和半导体芯片封装器件 | |
| CN100468669C (zh) | 形成半导体封装以及在其上形成引线框的方法 | |
| CN207834273U (zh) | 具有引脚侧壁爬锡功能的堆叠封装结构 | |
| CN1072396C (zh) | 免基板及免锡球的球阵式集成电路封装方法 | |
| CN110517999A (zh) | 一种引线框架结构及其封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |