CN205961087U - 一种可实现四种逻辑运算的器件 - Google Patents
一种可实现四种逻辑运算的器件 Download PDFInfo
- Publication number
- CN205961087U CN205961087U CN201620692661.XU CN201620692661U CN205961087U CN 205961087 U CN205961087 U CN 205961087U CN 201620692661 U CN201620692661 U CN 201620692661U CN 205961087 U CN205961087 U CN 205961087U
- Authority
- CN
- China
- Prior art keywords
- utility
- model
- logical
- logical operation
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本实用新型公开一种可实现“与”、“或”、“与非”以及“或非”四种逻辑运算的基于pn结的逻辑运算器件。本实用新型由两个基本元件按pn‑pn的顺序串联起来，其中一个元件为阴极接地，另一个元件为阳极接一个高电平，两个pn结逻辑运算器件的栅极分别为输入电压Vin1和Vin2，两个元件上的电压降分别为输出电压Vout1和Vout2，其中所述的每个基本元件为在一个pn结之上设置一个绝缘层，在绝缘层之上设置电极构成的栅极，位于pn结外的p型区域和n型区域分别为接线端。本实用新型的元器件结构简单，继承了传统的硅工艺，不需要其他特殊的工艺，具有体积更加微小，可实现更高的集成度，而且本实用新型用于逻辑运算电路，既可以用电压驱动，也可以用电流驱动，且驱动电压和电流比较低，具有广阔的应用前景。
Description
技术领域
本实用新型涉及一种可实现四种逻辑运算的器件，特别是一种是可实现“与”、“或”、“与非”以及“或非”逻辑运算的器件。
背景技术
信息时代的发展离不开逻辑电路的推动。由于逻辑电路，特别是数字逻辑电路只分高低电平，抗干扰能力强，精确度高，因此广泛应运于数字通讯，自动化等领域，而组成逻辑电路的基本器件大都以双极性晶体管(BJT)，场效应晶体管(MOSFET)为主，其构成相对较复杂，制备较为困难，而且成本也相对较高。
发明内容
本实用新型提供一种可实现四种逻辑运算的器件。
本实用新型的可实现四种逻辑运算的器是由两个基本元件按pn-pn的顺序串联起来，其中一个元件为阴极接地，另一个元件为阳极接一个高电平，两个pn结逻辑运算器件的栅极分别为输入电压Vin1和Vin2，两个元件上的电压降分别为输出电压Vout1和Vout2，其中所述的每个基本元件为在一个pn结之上设置一个绝缘层，在绝缘层之上设置电极构成的栅极，位于pn结外的p型区域和n型区域分别为接线端。
本实用新型是受到MOSFET器件结构的启发，在基本半导体器件pn结的基础上，加一个绝缘栅控极，将pn结改造成为一个新型的三端器件，受到栅控能力的影响，利用这种随栅压变化，其电流电压输出特性也改变的特性，pn结的I-V特性曲线会发生移动，同时，在不改变电路拓扑结构的情况下，仅仅改变偏置情况就可以实现逻辑“与”、“或”、“与非”以及“或非”，根据这个特性，将其与电阻元件相组合，组装成的电路，可以简单实现布尔逻辑,实现逻辑运算的功能。
本实用新型的元器件结构简单，继承了传统的硅工艺，不需要其他特殊的工艺，与传统的BJT和MOSFET相比体积更加微小，可实现更高的集成度，而且本实用新型用于逻辑运算电路，既可以用电压驱动，也可以用电流驱动，且驱动电压和电流比较低；同时，实现四种逻辑仅需要一个电路即可，具有广阔的应用前景。
附图说明
附图给出了本实用新型的基本器件的垂直剖面结构图和构成本实用新型应用于实现四种逻辑电路运算，即实现“与”、“或”、“与非”以及“或非”逻辑运算的器件的示意图，其中：
图1为本实用新型的纵向剖面结构示意图；
图2为本实用新型基本元件的pn结上的栅极分别加高电平0.5V和低电平0V时的I-V特性曲线；
图3为本实用新型的可实现逻辑“与”、“或”、“与非”以及“或非”运算的器件构成示意图；
图4为本实用新型的器件输入电压的模拟波形图。
图5为本实用新型的器件实现“与”、“或非”逻辑时输出电压的模拟波形图。
图6为本实用新型的器件实现“与”、“或非”逻辑时的真值表。
图7为本实用新型的器件实现“或”、“与非”逻辑时的输出电压的模拟波形图。
图8为本实用新型的器件实现“或”、“与非”逻辑时的真值表。
具体实施方式
以下对本实用新型做详细的解释。
本实用新型是受到MOSFET的启发，在基本半导体器件pn结上进行创新改造，也就是在横向的pn结之上生长一层绝缘介质层，之后再生长一层金属电极，器件的剖面结构如附图1所示。由于该器件是与传统的pn结工艺相兼容的，因此利用传统的pn结工艺即可制成。
因为器件的基本结构是由MOSFET演变而来，因此其工作原理也与MOSFET相类似。在栅极加上偏压之后会在沟道中相应的地方形成积累层和反型层，从而改变器件沟道的电导，因此,器件的I-V特性也发生了变化。该元件在栅极分别加高电平0.5V和低电平0V时的I-V特性曲线参见附图2。
栅极偏压可以让本实用新型器件的I-V特性发生变化，利用该栅控能力，将本实用新型中的pn结逻辑运算器件元件，按pn-pn的顺序串联起来，其中一个元件的阴极(n型区)接地，另一个元件的阳极(p型区)接一个高电平，将两个pn结逻辑运算器件的栅极分别作为输入电压Vin1和Vin2，两个元件上的电压降分别作为输出电压Vout1和Vout2，参见附图3。只要规定好高低电平之后，可调节外加偏压的大小使之同时实现逻辑“与”和“或”以及逻辑“与非”和“或非”。在本例中，高于0.5V作为逻辑“1”，低于0.5V作为逻辑“0”。输入的电压波形图参见附图4。对于外加偏压为0.98V，当Vin1和Vin2同时输入逻辑“0”时，Vout1和Vout2分别输出逻辑“0”和逻辑“1”；当Vin1和Vin2分别输入逻辑“1”和逻辑“0”时，Vout1和Vout2同时输出逻辑“0”；当Vin1和Vin2同时输入逻辑“1”时，Vout1和Vout2分别输出逻辑“1”和逻辑“0”，当Vin1和Vin2分别输入逻辑“0”和逻辑“1”时，Vout1和Vout2同时输出逻辑“0”；此时，Vout1和Vout2输出端分别实现的是逻辑“与”和逻辑“或非”，其波形输出图参见附图5，真值表参见附图6。当外加为1.02V时，当Vin1和Vin2同时输入逻辑“0”时，Vout1和Vout2分别输出逻辑“0”和逻辑“1”；当Vin1和Vin2分别输入逻辑“1”和逻辑“0”时，Vout1和Vout2同时输出逻辑“1”；当Vin1和Vin2同时输入逻辑“1”时，Vout1和Vout2分别输出逻辑“1”和逻辑“0”，当Vin1和Vin2分别输入逻辑“0”和逻辑“1”时，Vout1和Vout2分别输出逻辑“1”和逻辑“0”；此时，Vout1和Vout2输出端分别实现的是逻辑“或”和逻辑“与非”，其波形输出图参见附图7，真值表参见附图8。
通过以上的实例可见，本实用新型可以作为逻辑运算电路的基本器件，这为集成电路元器件的选择增加了一种新的选项。而且利用该器件在不改变电路的拓扑网络的情况下，改变偏置条件即可实现多种逻辑。
Claims (1)
1.一种可实现四种逻辑运算的器件，其特征在于由两个基本元件按pn-pn的顺序串联起来，其中一个元件为阴极接地，另一个元件为阳极接一个高电平，两个pn结逻辑运算器件的栅极分别为输入电压Vin1和Vin2，两个元件上的电压降分别为输出电压Vout1和Vout2，其中所述的每个基本元件为在一个pn结之上设置一个绝缘层，在绝缘层之上设置电极构成的栅极，位于pn结外的p型区域和n型区域分别为接线端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620692661.XU CN205961087U (zh) | 2016-07-04 | 2016-07-04 | 一种可实现四种逻辑运算的器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620692661.XU CN205961087U (zh) | 2016-07-04 | 2016-07-04 | 一种可实现四种逻辑运算的器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205961087U true CN205961087U (zh) | 2017-02-15 |
Family
ID=57969761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201620692661.XU Expired - Fee Related CN205961087U (zh) | 2016-07-04 | 2016-07-04 | 一种可实现四种逻辑运算的器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205961087U (zh) |
-
2016
- 2016-07-04 CN CN201620692661.XU patent/CN205961087U/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1992523B (zh) | 开关电路 | |
| CN104051547A (zh) | 一种高压快速软恢复二极管及其制备方法 | |
| JPS6027227A (ja) | 半導体集積回路装置 | |
| Jiang et al. | A high-speed deep-trench MOSFET with a self-biased split gate | |
| CN104518648A (zh) | 用于操作氮化镓电子器件的方法和系统 | |
| US12002801B2 (en) | Charging protection circuit, charging circuit, and electronic device | |
| CN105914192B (zh) | 基于级联电路的半导体封装结构 | |
| CN105471417B (zh) | 用于反向导通的igbt的控制电路 | |
| EP2747284B1 (en) | An active diode circuit | |
| CN108111023A (zh) | 用于半桥二极管的控制电路 | |
| CN104124961B (zh) | 一种基于忆阻器的逻辑非门电路 | |
| CN106067799B (zh) | 一种半导体器件 | |
| CN205961087U (zh) | 一种可实现四种逻辑运算的器件 | |
| WO2004088750A1 (ja) | ラティラルバイポーラｃｍｏｓ集積回路 | |
| CN105049029A (zh) | 一种pmos管衬底切换电路 | |
| DE102018115055B4 (de) | Gleichrichtereinrichtung und Verfahren zu deren Betrieb | |
| CN108449081A (zh) | 一种电平转换电路及装置 | |
| CN207184439U (zh) | 一种可双向导通限流的负载开关 | |
| CN108520857B (zh) | 一种快恢复二极管及其制作方法 | |
| CN104638622A (zh) | 静电放电保护电路 | |
| CN201741702U (zh) | 网格保护结构肖特基二极管 | |
| CN106067798A (zh) | 一种基于pn结的逻辑运算器件 | |
| CN106603041A (zh) | 一种基于igbt闩锁效应的触发器 | |
| Sarkar et al. | Evolution of CMOS based NDR and its various applications | |
| CN109167591A (zh) | 一种带有驱动辅助电路的结栅型晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170215 Termination date: 20210704 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |