CN205864257U - 一种dc‑dc转换器 - Google Patents

Abstract

本实用新型属于DC‑DC转换器技术领域，公开了一种DC‑DC转换器。在本实用新型中，通过采用包括控制电路、电流采样电路、储能电路、反馈电路以及线损补偿电路的DC‑DC转换器，使得电源电压经过电流采样电路、控制电路以及储能电路后输出芯片电压，芯片电压经过外部的线损电阻向外部的负载提供负载电压；电流采样电路对流经储能电路的电流进行采样并输出采样电流至线损补偿电路；线损补偿电路根据采样电流与控制电路输出的控制信号输出线损补偿电流至反馈电路的反馈端，反馈电路根据线损补偿电流对负载电压的线损压降进行补偿，进而使得负载电压恒定，从而解决了现有DC‑DC转换器存在因线损而降低负载端输出电压的问题。

Description

一种DC-DC转换器

技术领域

本实用新型属于直流变换技术领域，尤其涉及一种DC-DC转换器。

背景技术

图1示出了现有DC-DC转换器典型系统框图。如图1所示，现有DC-DC转换器芯片通过环路使反馈电压V_FB与内部基准电压V_REF相等实现输出端V_OUT1输出的芯片电压V_OUT1的恒定，而由图1可知，DC-DC转换器芯片输出的芯片电压V_OUT1的表达式为：

V_OUT1＝V_REF×(1+R_F1/R_F2) (1)

在实际应用中，DC-DC转换器芯片在给外部负载供电时，由于其输出端到负载端存在接口电阻、导线寄生电阻等形成的线损电阻R_cable，导致负载端实际得到的负载电压V_OUT表达式为：

V_OUT＝V_REF×(1+R_F1/R_F2)-I_LOAD×R_cable (2)

从表达式(1)与表达式(2)可以看出，负载端得到的负载电压V_OUT比DC-DC转换器芯片输出的芯片电压V_OUT1低，并且随着负载增加电压降低的越多，在大负载情况下，该问题表现的更为明显，以至于负载端的负载电压V_OUT的降低超出可接受的范围。

综上所述，现有DC-DC转换器存在因线损而降低负载端输出电压的问题。

实用新型内容

本实用新型的目的在于提供一种DC-DC转换器，旨在解决现有DC-DC转换器存在因线损而降低负载端输出电压的问题。

本实用新型是这样实现的，一种DC-CD转换器，包括控制电路、电流采样电路、储能电路、反馈电路以及线损补偿电路；

所述控制电路的第一输入端与所述电流采样电路的输出端连接，所述控制电路的第二输入端接收参考电压，所述控制电路的第三输入端与所述反馈电路的反馈端连接，所述控制电路的第一输出端与所述储能电路的输入端以及所述电流采样电路的采样端共接，所述控制电路的第二输出端与所述线损补偿电路的第一输入端连接；所述电流采样电路的输入端接收电源电压，所述电流采样电路的输出端与所述线损补偿电路的第二输入端连接；所述反馈电路的输入端与所述储能电路的输出端连接，所述线损补偿电路的输出端与所述反馈电路的反馈端连接；

所述电源电压经过所述电流采样电路、所述控制电路以及所述储能电路后输出芯片电压，所述芯片电压经过外部的线损电阻向外部的负载提供负载电压；所述电流采样电路对流经所述储能电路的电流进行采样并输出采样电流至线损补偿电路；所述线损补偿电路根据所述采样电流与所述控制电路输出的控制信号输出线损补偿电流至所述反馈电路的反馈端，所述反馈电路根据所述线损补偿电流对所述负载电压的线损压降进行补偿。

在本实用新型中，通过采用包括控制电路、电流采样电路、储能电路、反馈电路以及线损补偿电路的DC-DC转换器，使得电源电压经过电流采样电路、控制电路以及储能电路后输出芯片电压，芯片电压经过外部的线损电阻向外部的负载提供负载电压；电流采样电路对流经储能电路的电流进行采样并输出采样电流至线损补偿电路；线损补偿电路根据采样电流与控制电路输出的控制信号输出线损补偿电流至反馈电路的反馈端，反馈电路根据线损补偿电流对负载电压的线损压降进行补偿，进而使得负载电压恒定，从而解决了现有DC-DC转换器存在因线损而降低负载端输出电压的问题。

附图说明

图1是现有DC-DC转换器典型系统框图；

图2是本实用新型一实施例所提供的DC-DC转换器的模块结构示意图；

图3是本实用新型一实施例所提供的DC-DC转换器的电路结构示意图；

图4是本实用新型另一实施例所提供的DC-DC转换器的模块结构示意图；

图5是图4所示的DC-DC转换器中的电流采样电路与线损补偿电路的电路结构示意图；

图6是本实用新型一实施例所提供的DC-DC转换器的线损补偿电流与采样电流之间的关系示意图；

图7是本实用新型一实施例所提供的DC-DC转换器的线损补偿电流与负载电流之间的关系示意图；

图8a是现有DC-DC转换器的芯片电压与负载电压的关系示意图；

图8b是本实用新型一实施例所提供的DC-DC转换器的芯片电压和负载电压的关系示意图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

以下结合具体附图对本实用新型的实现进行详细的描述：

图2示出了本实用新型一实施例所提供的DC-DC转换器的模块结构，为了便于说明，仅示出了与本实施例相关的部分，详述如下：

如图2所示，本实施例提供的DC-DC转换器10包括控制电路100、电流采样电路101、储能电路102、反馈电路103以及线损补偿电路104。

其中，控制电路100的第一输入端与电流采样电路101的输出端连接，控制电路100的第二输入端接收参考电压V_REF，控制电路100的第三输入端与反馈电路103的反馈端连接，控制电路100的第一输出端与储能电路102的输入端以及电流采样电路101的采样端共接，控制电路100的第二输出端与线损补偿电路104的第一输入端连接；电流采样电路101的输入端接收电源电压Vin，电流采样电路101的输出端与线损补偿电路104的第二输入端连接；反馈电路103的输入端与储能电路102的输出端V_OUT1连接，线损补偿电路104的输出端与反馈电路103的反馈端连接。

具体的，电源电压Vin经过电流采样电路101、控制电路100以及储能电路102后输出芯片电压V_OUT1，芯片电压V_OUT1经过线损电阻R_cable向负载提供负载电压V_OUT；电流采样电路101对流经储能电路102的电流进行采样并输出采样电流至线损补偿电路104；线损补偿电路104根据采样电流与控制电路100输出的控制信号输出线损补偿电流至反馈电路103的反馈端，反馈电路103根据线损补偿电流对负载电压V_OUT的线损压降进行补偿。

图3示出了本实用新型一实施例所提供的DC-DC转换器的电路结构，为了便于说明，仅示出了与实施例相关的部分，详述如下：

如图3所示，本实用新型实施例所提供的DC-DC转换器10中的控制电路100包括振荡器与斜坡补偿模块100a、误差放大器100b、脉宽调制比较器100c、逻辑模块100d、主功率管M_H以及晶体管M_L；储能电路102包括电感L，电感L的第一端为储能电路102的输入端，电感L的第二端为储能电路102的输出端V_OUT1；反馈电路103包括反馈电阻R_F1与反馈电阻R_F2，反馈电阻R_F1的第一端为反馈电路103的输入端，反馈电阻R_F1的第二端与反馈电阻R_F2的第一端共接形成反馈电路103的反馈端；此外，本实施例提供的DC-DC转换器10还包括电容C，电容C的第一端与反馈电阻R_F1的第一端以及电感L的第二端共接，电容C的第二端接地，在本实施例中，电感L与电容C组成LC滤波电路，对DC-DC转换器10输出的芯片电压V_OUT1进行滤波处理。

进一步地，作为本实用新型一优选实施例，如图4所示，电流采样电路101包括镜像电流模块101a与电流采样模块101b。

其中，镜像电流模块101a的输入端接收输入电压VCC，镜像电流模块101a的输出端与电流采样模块101b的第一输入端连接，电流采样模块101b的第二输入端为电流采样电路101的输入端，电流采样模块101b的采样端为电流采样电路101的采样端，电流采样模块101b的输出端为电流采样电路101的输出端；

镜像电流模块101a根据输入电压VCC生成镜像电流，并根据镜像电流输出偏置电压至电流采样模块101b，电流采样模块101b对流经储能电路102的电流进行采样，并根据偏置电压输出采样电流。

进一步地，作为本实用新型一优选实施例，如图5所示，镜像电流模块101a包括电流源S、第十一开关元件Q11、第十二开关元件Q12、第十三开关元件Q13、第十四开关元件Q14、第十五开关元件Q15以及第十六开关元件Q16。

电流源S的负端为镜像电流模块101a的输入端，电流源S的正端与第十一开关元件Q11的输入端、第十一开关元件Q11的控制端、第十二开关元件Q12的控制端、第十三开关元件Q13的控制端、第十四开关元件Q14的控制端、第十五开关元件Q15的控制端以及第十六开关元件Q16的控制端共接，第十一开关元件Q11的输出端、第十二开关元件Q12的输出端、第十三开关元件Q13的输出端、第十四开关元件Q14的输出端、第十五开关元件Q15的输出端以及第十六开关元件Q16的输出端共接于地，第十五开关元件Q15的输入端为镜像电流模块101a的输出端。

需要说明的是，在本实施例中，第十一开关元件Q11、第十二开关元件Q12、第十三开关元件Q13、第十四开关元件Q14、第十五开关元件Q15以及第十六开关元件Q16均为第一开关管，该第一开关管为NMOS晶体管，该NMOS晶体管的栅极、漏极以及源极分别为该第一开关管的控制端、输入端以及输出端；此外，第十一开关元件Q11为第十一NMOS晶体管，第十二开关元件Q12为第十二NMOS晶体管，第十三开关元件Q13为第十三NMOS晶体管，第十四开关元件Q14为第十四NMOS晶体管，第十五开关元件Q15为十第五NMOS晶体管，第十六开关元件Q16为第十六NMOS晶体管，并且第十一NMOS晶体管的宽长比与第十五NMOS晶体管的宽长比以及第十六NMOS晶体管的宽长比为1:1:1，即(W/L)Q11:(W/L)Q15:(W/L)Q16＝1:1:1；第十一NMOS晶体管的宽长比与第十二NMOS晶体管的宽长比、第十三NMOS晶体管的宽长比以及第十四NMOS晶体管的宽长比为1:8:6:2，即(W/L)Q11:(W/L)Q12:(W/L)Q13:(W/L)Q14＝1:8:6:2。

进一步地，作为本实用新型一优选实施例，如图5所示，电流采样模块101b包括第二电阻R2、第三电阻R3、第四电阻R4、第十七开关元件Q17、第十八开关元件Q18、第十九开关元件Q19、第二十开关元件Q20、第二十一开关元件Q21、第二十二开关元件Q22、第二十三开关元件Q23以及第二十四开关元件Q24。

其中，第二电阻R2的第一端与第四电阻R4的第一端共接形成电流采样模块101b的采样端，第三电阻R3的第一端与第四电阻R4的第二端共接形成电流采样模块101b的第二输入端，第二电阻R2的第二输与第十九开关元件Q19的输入端连接，第十九开关元件Q19的输出端与第十七开关元件Q17的输入端以及第二十一开关元件Q21的控制端连接，第十九开关元件Q19的控制端与第二十开关元件Q20的控制端连接，第二十开关元件Q20的输入端与第三电阻R3的第二端以及第二十一开关元件Q21的输入端共接，第十七开关元件Q17的控制端与第十八开关元件Q18的控制端共接，并接收输入电压VCC，第十七开关元件Q17的输出端与第十二开关元件Q12的输入端连接，第十八开关元件Q18的输出端与第十三开关元件Q13的输入端连接，第十八开关元件Q18的输入端与第二十开关元件Q20的输出端连接，第二十一开关元件Q21的输出端与第二十三开关元件Q23的输入端以及第十四开关元件Q14的输入端连接，第二十三开关元件Q23的控制端与第二十二开关元件Q22的控制端、输出端以及第十五开关元件Q15的输入端共接，第二十三开关元件Q23的输出端为电流采样模块101b的输出端，第二十二开关元件Q22的输入端与第二十四开关元件Q24的控制端、第二十四开关元件Q24的输出端以及第一开关元件Q1的控制端共接，第二十四开关元件Q24的输入端接收输入电压VCC。

需要说明的是，在本实施例中，第十七开关元件Q17与第十八开关元件Q18均为第一开关管，该第一开关管为NMOS晶体管，该NMOS晶体管的栅极、漏极以及源极分别为该第一开关管的控制端、输入端以及输出端；此外，第十九开关元件Q19、第二十开关元件Q20、第二十一开关元件Q21、第二十二开关元件Q22、第二十三开关元件Q23以及第二十四开关元件Q24均为第二开关管，该第二开关管为PMOS晶体管，该PMOS晶体管的栅极、源极以及漏极分别为该第二开关管的控制端、输入端以及输出端。

进一步地，作为本实用新型一优选实施例，如图5所示，线损补偿电路104包括第一开关元件Q1、第二开关元件Q2、第三开关元件Q3、第四开关元件Q4、第五开关元件Q5、第六开关元件Q6、第七开关元件Q7、第八开关元件Q8、第九开关元件Q9、第十开关元件Q10、第一电阻R1、第一电容C1以及第二电容C2。

其中，第一开关元件Q1的输入端、第七开关元件Q7的输入端以及第八开关元件Q8的输入端均接收输入电压VCC，第一开关元件Q1的输出端与第二开关元件Q2的输入端、第三开关元件Q3的控制端、第三开关元件Q3的输入端以及第四开关元件Q4的控制端共接，第二开关元件Q2的控制端为线损补偿电路104的第一输入端，第二开关元件Q2的输出端、第三开关元件Q3的输出端、第四开关元件Q4的输出端、第五开关元件Q5的输入端以及第五开关元件Q5的控制端共接形成线损补偿电路104的第二输入端，第四开关元件Q4的输入端与第六开关元件Q6的控制端以及第一电容C1的第一端共接，第六开关元件Q6的输入端与第七开关元件Q7的输出端、第七开关元件Q7的控制端以及第八开关元件Q8的控制端共接，第八开关元件Q8的输出端与第九开关元件Q9的输入端、第九开关元件Q9的控制端以及第一电阻R1的第一端共接，第一电阻R1的第二端与第二电容C2的第一端以及第十开关元件Q10的控制端共接，第十开关元件Q10的输入端为线损补偿电路104的输出端，第五开关元件Q5的输出端、第六开关元件Q6的输出端、第一电容C1的第二端、第九开关元件Q9的输出端、第二电容C2的第二端以及第十开关元件Q10的输出端共接于地。

需要说明的是，在本实施例中，第二开关元件Q2、第三开关元件Q3、第四开关元件Q4、第五开关元件Q5、第六开关元件Q6、第九开关元件Q9以及第十开关元件Q10均为第一开关管，该第一开关管为NMOS晶体管，该NMOS晶体管的栅极、漏极以及源极分别为该第一开关管的控制端、输入端以及输出端；此外，第一开关元件Q1、第七开关元件Q7以及第八开关元件Q8均为第二开关管，该第二开关管为PMOS晶体管，该PMOS晶体管的栅极、源极以及漏极分别为该第二开关管的控制端、输入端以及输出端。

再者，在本实施例中，第一开关元件Q1为第一PMOS晶体管，第二十四开关元件Q24为第二十四PMOS晶体管，并且该第二十四PMOS晶体管的宽长比与该第一PMOS晶体管的宽长比为1:1，即(W/L)Q1:(W/L)Q24＝1:1；第七开关元件Q7为第七PMOS晶体管，第八开关元件Q8为第八PMOS晶体管，并且该第七PMOS晶体管的宽长比与该第八PMOS晶体管的宽长比为1:m，即(W/L)Q7:(W/L)Q8＝1:m，m为大于零的数；第九开关元件Q9为第九NMOS晶体管，第十开关元件Q10为第十NMOS晶体管，该第九NMOS晶体管的宽长比与该第十NMOS晶体管的宽长比为1:1，即(W/L)Q9:(W/L)Q10＝1:n，n为大于零的数。

下面以图3与图5所示的具体电路为例对本实用新型实施例提供的DC-DC转换器10的工作原理作具体说明，详述如下：

如图3所示，电源电压Vin经过电流采样电路101与控制电路100，以使控制电路100中的逻辑模块100d输出导通控制信号至主功率管M_H，进而使得主功率管M_H根据该导通控制信号导通，从而使得电源电压Vin通过电感L后输出芯片电压V_OUT1，该芯片电压V_OUT1经过线损电阻R_cable向外部负载提供负载电压V_OUT。

进一步地，如图5所示，由包括第十一开关元件Q11至第二十四开关元件Q24以及第二电阻R2至第四电阻R4组成的电流采样电路101对电感L的电流进行采样得到的采样电流I_sense，该采样电路的表达式为：

$I_{sense}=\frac{R_{on}}{R}\×I_L=l\×I_L;---\left(3\right)$

其中，R_on为主功率管M_H的导通阻抗值，R为第二电阻R2的阻值，并且第二电阻R2的阻值与第三电阻R3的阻值相等，l为电流采样比例；此外，从图6可知，电流采样电路101采样的采样电流I_sense的波形为梯形。

进一步地，如图5所示，由包括第一开关元件Q1至第十开关元件Q10、第一电阻R1、第一电容C1以及第二电容C2组成的线损补偿电路104将电流采样电路101的采样电流I_sense转化为近似直流的线损补偿电流I_cable，线损补偿电流I_cable的波形如图6所示。

具体的，如图4与图5所示，当电流采样电路101接收输入电压VCC时，电流源S为整个电流采样电路101与线损补偿电路104提供偏置电流Ib；由于第十一NMOS晶体管Q11分别与第十二NMOS晶体管Q12、第十三NMOS晶体管Q13、第十四NMOS晶体管Q14、第十五NMOS晶体管Q15、第十六NMOS晶体管Q16构成电流镜，并且第十一NMOS晶体管Q11的宽长比与第十五NMOS晶体管Q15的宽长比以及第十六NMOS晶体管Q16的宽长比为1:1:1，第一十NMOS晶体管Q11的宽长比与第十二NMOS晶体管Q12的宽长比、第十三NMOS晶体管Q13的宽长比以及第十四NMOS晶体管Q14的宽长比为1:8:6:2，则流过第十五NMOS晶体管Q15与第十六NMOS晶体管Q16的电流均为偏置电流Ib，该偏置电流Ib流经第二十二PMOS晶体管Q22，并为第二十二PMOS晶体管Q22与第二十三PMOS晶体管Q23提供偏置电压，进而使得第二十三PMOS晶体管Q23输出采样电流I_sense至第五NMOS晶体管Q5，即第五NMOS晶体管Q5上的电流等于采样电流I_sense。

进一步地，由于流过第二十二PMOS晶体管Q22的电流为偏置电流Ib，且第二十四PMOS晶体管Q24与第二十二PMOS晶体管Q22在同一通路，因此，流经第二十四PMOS晶体管Q24的电流为偏置电流Ib。由于第二十四PMOS晶体管Q24与第一PMOS晶体管Q1构成电流镜，且其镜像关系为1:1，则流经第一NMOS晶体管Q1的电流为偏置电流Ib，进而使得流经第二NMOS晶体管Q2的电流为偏置电流Ib。此外，当主功率管M_H导通，且逻辑模块100d输出的控制信号C_trl＝0时，第二NMOS晶体管Q2截止，进而使得流经第一NMOS晶体管Q1的偏置电流Ib均流过第三NMOS晶体管Q3，从而在第三NMOS晶体管Q3的栅源两端产生压降为第四NMOS晶体管Q4提供偏置电压，即Vgs.3＝Vgs.4；第四NMOS晶体管Q4在该偏置电压的作用下导通，此时第四NMOS晶体管Q4等效为电阻，其与第一电容C1构成低通滤波结构，并将采样电流I_sense转换为较为平稳的电压给第六NMOS晶体管Q9提供偏执电压，又由于第五NMOS晶体管Q5和第六NMOS晶体管Q6是一组受控于第四NMOS晶体管Q4的镜像关系为1:1的电流镜；因此，流过第六NMOS晶体管Q6的电流即为主功率管M_H导通期间采样电流I_sense的平均值。

当主功率管M_H截止，且逻辑模块100d输出的控制信号C_trl＝1时，第二NMOS晶体管Q2导通，进而使得流经第一PMOS晶体管Q1的偏置电流Ib全部流过第二NMOS晶体管Q2，第三NMOS晶体管Q3被短路，即第三NMOS晶体管Q3的栅源电压Vgs.3＝0，从而使得第四NMOS晶体管Q4的栅源电压Vgs.4也为0，第四NMOS晶体管Q4呈现高阻态，但是由于第一电容C1具有储能作用，并且该第一电容C1没有放电路径，因此，流过第二十NMOS晶体管Q20的电流仍为主功率管M_H导通期间采样电流I_sense的平均值，即流过第六NMOS晶体管Q6的电流与电感电流平均值成比例关系，并且与占空比无关，电感电流平均值即为负载电流I_LOAD，具体波形可参考图6；此外，由于第七PMOS晶体管Q7与第六NMOS晶体管Q6为一通路，因此，流经第七PMOS晶体管Q7的电流即为流过第六NMOS晶体管Q6的电流，又因为第七PMOS晶体管Q7与第八PMOS晶体管Q8构成电流镜，且镜像关系为1:m，因此，流经第八PMOS晶体管Q8的电流为m倍的流经第六NMOS晶体管Q6的电流；再者，由于第九NMOS晶体管Q23与第八PMOS晶体管Q8为一通路，因此，流经第九NMOS晶体管Q9的电流即为流过第八PMOS晶体管Q8的电流，又因为第九NMOS晶体管Q9与第十NMOS晶体管Q10构成电流镜，且镜像关系为1:n，因此，流经第十NMOS晶体管Q10的电流为m×n倍的流经第六NMOS晶体管Q6的电流，即线损补偿电路104得到的线损补偿电流I_cable为m×n倍的流经第六NMOS晶体管Q6的电流。需要说明的是，在本实施例中，第一电阻R1与第二电容C2构成低通滤波器，其作用是对第十NMOS晶体管Q10的栅极偏置电压进行滤波，以使得第十NMOS晶体管Q10输出更加平稳的线损补偿电流I_cable。

从上述描述可知，线损补偿电路104得到的线损补偿电流I_cable的表达式为：

I_cable＝l×m×n×I_LOAD＝k×I_LOAD； (4)

即线损补偿电流I_cable与负载电流I_LOAD成线性比例关系，其中k＝l×m×n，并且l、m以及n均为大于零的数。

从图3可知，负载电压V_OUT的表达式为：

V_OUT＝V_REF×(1+R_F1/R_F2)-I_LOAD×R_cable+I_cable×R_F1； (5)

将表达式(4)代入表达式(5)可得：

V_OUT＝V_REF×(1+R_F1/R_F2)-I_LOAD×R_cable+k×I_LOAD×R_F1； (6)

其中，V_REF为参考电压值，R_F1和R_F2分别为反馈电阻R_F1和反馈电阻R_F2的电阻值，I_LOAD为负载电流，R_cable为线损电阻R_cable的电阻值。

从负载电压V_OUT的表达式(6)可以看出，可通过调节反馈电阻R_F1的阻值R_F1的大小，使得I_LOAD×R_cable＝k×I_LOAD×R_F1，即R_F1＝R_cable/k，即可实现不同负载、不同占空比情况下负载端得到的输出电压恒定，即负载电压V_OUT恒定。

进一步地，图6示出了本实用新型一实施例所提供的DC-DC转换器10的线损补偿电流I_cable与采样电流I_sense之间的关系，从图6可以看出，本实用新型实施例所提供的线损补偿电路104得到的线损补偿电流I_cable在整个开关周期内均为采样电流I_sense的平均值。

进一步地，不管是在主功率管M_H导通或者截止，流过第六NMOS晶体管Q6的电流仍为主功率管M_H导通期间采样电流I_sense的平均值，而采样电流I_sense的平均值与电感电流平均值成比例关系，因此，流过第六NMOS晶体管Q6的电流与电感电流平均值成比例关系，并且与占空比无关；此外，由于电感电流平均值即为负载电流I_LOAD，流过第六NMOS晶体管Q6的电流与负载电流I_LOAD成比例关系，再者，线损补偿电路104得到的线损补偿电流I_cable为m×n倍的流经第六NMOS晶体管Q6的电流，因此，本实用新型实施例得到的线损补偿电流I_cable与负载电流I_LOAD成比例关系，具体如图7所示。

进一步地，8a示出了现有DC-DC转换器芯片输出的芯片电压V_OUT1与负载电压V_OUT的关系，图8b示出了本实用新型一实施例所提供的DC-DC转换器10的芯片电压V_OUT1和负载电压V_OUT的关系。从图8a可以看出，现有的DC-DC转换器芯片输出的芯片电压V_OUT1恒定，但是由于线损电阻的存在，进而使得负载得到的负载电压V_OUT减小；而从图8b可以看出，由于本实用新型实施例提供的DC-DC转换器10在芯片电压V_OUT1上叠加了一个线损补偿电压k×I_LOAD×R_F1，进而使得芯片电压V_OUT1随着负载电流I_LOAD增大而增大，从而保证负载端得到的负载电压V_OUT恒定不变。

在本实用新型中，通过采用包括控制电路100、电流采样电路101、储能电路102、反馈电路103以及线损补偿电路104的DC-DC转换器10，使得电源电压Vin经过电流采样电路101、控制电路100以及储能电路102后输出芯片电压V_OUT1，芯片电压V_OUT1经过外部的线损电阻R_cable向外部的负载提供负载电压V_OUT；电流采样电路101对流经储能电路102的电流进行采样并输出采样电流I_sense至线损补偿电路104；线损补偿电路104根据采样电流I_sense与控制电路100输出的控制信号输出线损补偿电流I_cable至反馈电路103的反馈端，反馈电路103根据线损补偿电流I_cable对负载电压V_OUT的线损压降进行补偿，进而使得负载电压V_OUT恒定，从而解决了现有DC-DC转换器存在由于线损导致的负载端输出电压降低的问题。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种DC-DC转换器，其特征在于，所述DC-DC转换器包括：

控制电路、电流采样电路、储能电路、反馈电路以及线损补偿电路；

所述控制电路的第一输入端与所述电流采样电路的输出端连接，所述控制电路的第二输入端接收参考电压，所述控制电路的第三输入端与所述反馈电路的反馈端连接，所述控制电路的第一输出端与所述储能电路的输入端以及所述电流采样电路的采样端共接，所述控制电路的第二输出端与所述线损补偿电路的第一输入端连接；所述电流采样电路的输入端接收电源电压，所述电流采样电路的输出端与所述线损补偿电路的第二输入端连接；所述反馈电路的输入端与所述储能电路的输出端连接，所述线损补偿电路的输出端与所述反馈电路的反馈端连接；

所述电源电压经过所述电流采样电路、所述控制电路以及所述储能电路后输出芯片电压，所述芯片电压经过外部的线损电阻向外部的负载提供负载电压；所述电流采样电路对流经所述储能电路的电流进行采样并输出采样电流至线损补偿电路；所述线损补偿电路根据所述采样电流与所述控制电路输出的控制信号输出线损补偿电流至所述反馈电路的反馈端，所述反馈电路根据所述线损补偿电流对所述负载电压的线损压降进行补偿。

2.根据权利要求1所述的DC-DC转换器，其特征在于，所述线损补偿电路包括第一开关元件、第二开关元件、第三开关元件、第四开关元件、第五开关元件、第六开关元件、第七开关元件、第八开关元件、第九开关元件、第十开关元件、第一电阻、第一电容以及第二电容；

所述第一开关元件的输入端、所述第七开关元件的输入端以及所述第八开关元件的输入端均接收输入电压，所述第一开关元件的输出端与所述第二开关元件的输入端、所述第三开关元件的控制端、所述第三开关元件的输入端以及所述第四开关元件的控制端共接，所述第二开关元件的控制端为所述线损补偿电路的第一输入端，所述第二开关元件的输出端、所述第三开关元件的输出端、 所述第四开关元件的输出端、所述第五开关元件的输入端以及所述第五开关元件的控制端共接形成所述线损补偿电路的第二输入端，所述第四开关元件的输入端与所述第六开关元件的控制端以及所述第一电容的第一端共接，所述第六开关元件的输入端与所述第七开关元件的输出端、所述第七开关元件的控制端以及所述第八开关元件的控制端共接，所述第八开关元件的输出端与所述第九开关元件的输入端、所述第九开关元件的控制端以及所述第一电阻的第一端共接，所述第一电阻的第二端与所述第二电容的第一端以及所述第十开关元件的控制端共接，所述第十开关元件的输入端为所述线损补偿电路的输出端，所述第五开关元件的输出端、所述第六开关元件的输出端、所述第一电容的第二端、所述第九开关元件的输出端、所述第二电容的第二端以及所述第十开关元件的输出端共接于地。

3.根据权利要求2所述的DC-DC转换器，其特征在于，所述电流采样电路包括镜像电流模块与电流采样模块；

所述镜像电流模块的输入端接收输入电压，所述镜像电流模块的输出端与所述电流采样模块的第一输入端连接，所述电流采样模块的第二输入端为所述电流采样电路的输入端，所述电流采样模块的采样端为所述电流采样电路的采样端，所述电流采样模块的输出端为所述电流采样电路的输出端；

所述镜像电流模块根据所述输入电压生成镜像电流，并根据所述镜像电流输出偏置电压至所述电流采样模块，所述电流采样模块对流经所述储能电路的电流进行采样，并根据所述偏置电压输出所述采样电流。

4.根据权利要求3所述的DC-DC转换器，其特征在于，所述镜像电流模块包括电流源、第十一开关元件、第十二开关元件、第十三开关元件、第十四开关元件、第十五开关元件以及第十六开关元件；

所述电流源的负端为所述镜像电流模块的输入端，所述电流源的正端与所述第十一开关元件的输入端、所述第十一开关元件的控制端、所述第十二开关元件的控制端、所述第十三开关元件的控制端、所述第十四开关元件的控制端、 所述第十五开关元件的控制端以及所述第十六开关元件的控制端共接，所述第十一开关元件的输出端、所述第十二开关元件的输出端、所述第十三开关元件的输出端、所述第十四开关元件的输出端、所述第十五开关元件的输出端以及所述第十六开关元件的输出端共接于地，所述第十五开关元件的输入端为所述镜像电流模块的输出端。

5.根据权利要求4所述的DC-DC转换器，其特征在于，所述电流采样模块包括第二电阻、第三电阻、第四电阻、第十七开关元件、第十八开关元件、第十九开关元件、第二十开关元件、第二十一开关元件、第二十二开关元件、第二十三开关元件以及第二十四开关元件；

所述第二电阻的第一端与所述第四电阻的第一端共接形成所述电流采样模块的采样端，所述第三电阻的第一端与所述第四电阻的第二端共接形成所述电流采样模块的第二输入端，所述第二电阻的第二输与所述第十九开关元件的输入端连接，所述第十九开关元件的输出端与所述第十七开关元件的输入端以及所述第二十一开关元件的控制端连接，所述第十九开关元件的控制端与所述第二十开关元件的控制端连接，所述第二十开关元件的输入端与所述第三电阻的第二端以及所述第二十一开关元件的输入端共接，所述第十七开关元件的控制端与所述第十八开关元件的控制端共接，并接收所述输入电压，所述第十七开关元件的输出端与所述第十二开关元件的输入端连接，所述第十八开关元件的输出端与所述第十三开关元件的输入端连接，所述第十八开关元件的输入端与所述第二十开关元件的输出端连接，所述第二十一开关元件的输出端与所述第二十三开关元件的输入端以及所述第十四开关元件的输入端连接，所述第二十三开关元件的控制端与所述第二十二开关元件的控制端、输出端以及所述第十五开关元件的输入端共接，所述第二十三开关元件的输出端为所述电流采样模块的输出端，所述第二十二开关元件的输入端与所述第二十四开关元件的控制端、所述第二十四开关元件的输出端以及所述第一开关元件的控制端共接，所述第二十四开关元件的输入端接收所述输入电压。

6.根据权利要求5所述的DC-DC转换器，其特征在于，所述第二开关元件、所述第三开关元件、所述第四开关元件、所述第五开关元件、所述第六开关元件、所述第九开关元件、所述第十开关元件、所述第十一开关元件、所述第十二开关元件、所述第十三开关元件、所述第十四开关元件、所述第十五开关元件、所述第十六开关元件、所述第十七开关元件以及所述第十八开关元件均为相同类型的第一开关管，所述第一开关管为NMOS晶体管，所述NMOS晶体管的栅极、漏极以及源极分别为所述第一开关管的控制端、输入端以及输出端。

7.根据权利要求6所述的DC-DC转换器，其特征在于，所述第一开关元件、所述第七开关元件、所述第八开关元件、所述第十九开关元件、所述第二十开关元件、所述第二十一开关元件、所述第二十二开关元件、所述第二十三开关元件以及所述第二十四开关元件均为相同类型的第二开关管，所述第二开关管为PMOS晶体管，所述PMOS晶体管的栅极、源极以及漏极分别为所述第二开关管的控制端、输入端以及输出端。

8.根据权利要求6所述的DC-DC转换器，其特征在于，所述第十一开关元件为第十一NMOS晶体管，所述第十五开关元件为第十五NMOS晶体管，所述第十一NMOS晶体管的宽长比与所述第十五NMOS晶体管的宽长比相同。

9.根据权利要求7所述的DC-DC转换器，其特征在于，所述第二十四开关元件为第二十四PMOS晶体管，所述第一开关元件为第一PMOS晶体管，所述第二十四PMOS晶体管的宽长比与所述第一PMOS晶体管的宽长比相同。

10.根据权利要求7所述的DC-DC转换器，其特征在于，所述第七开关元件为第七PMOS晶体管，所述第八开关元件为第八PMOS晶体管，所述第八PMOS晶体管的宽长比为所述第七PMOS晶体管的宽长比的n倍；所述第九开关元件为第九NMOS晶体管，所述第十开关元件为第十NMOS晶体管，所述第十NMOS晶体管的宽长比为所述第九NMOS晶体管的宽长比的m倍；m与n均为大于0的数。