CN204068708U

CN204068708U - 一种用于恒流led驱动的线电压补偿电路

Info

Publication number: CN204068708U
Application number: CN201420377898.XU
Authority: CN
Inventors: 张君志; 冯稀亮
Original assignee: Shenzhen's Kechuang Reaches Microtronics AS
Current assignee: Shenzhen's Kechuang Reaches Microtronics AS
Priority date: 2014-07-09
Filing date: 2014-07-09
Publication date: 2014-12-31
Anticipated expiration: 2024-07-09

Abstract

本实用新型提供了一种用于恒流LED驱动的线电压补偿电路，包括电压基准源、NMOS晶体管、第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、开关、第一电阻、第二电阻、控制电路、功率管。本实用新型的有益效果是：本实用新型的用于恒流LED驱动的线电压补偿电路适合于集成于芯片内部，能够提供更高的补偿精度，能够减少外围器件的数量，简化应用电路设计。

Description

一种用于恒流LED驱动的线电压补偿电路

技术领域

本实用新型涉及LED开关电源驱动领域，尤其涉及一种用于恒流LED驱动的线电压补偿电路。

背景技术

传统的开关电源系统中，尤其是恒流控制的开关电源系统，由于功率管关断延时的存在，会导致开关管关闭时刻的电流峰值在高低压下不一致，从而导致输出电流的变化，传统的方法是在母线与采样电阻中间并入一个电阻如图1所示粗略的提供一个补偿电流，这种方式的问题是：1补偿电流偏差较大，2，增加应用电路设计步骤与外围器件数量，3，如果需要把功率管集成在芯片内部则无法使用该方法。

实用新型内容

为了解决现有技术中的问题，本实用新型提供了一种用于恒流LED驱动的线电压补偿电路。

本实用新型提供了一种用于恒流LED驱动的线电压补偿电路，包括电压基准源、NMOS晶体管、第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、开关、第一电阻、第二电阻、控制电路、功率管，所述电压基准源与所述NMOS晶体管相连，所述NMOS晶体管漏极接第一PMOS 晶体管漏极，第一PMOS晶体管栅极与漏极短接，第一PMOS晶体管源极接芯片内部电压，第二PMOS晶体管栅极接所述第一PMOS晶体管栅极，所述第二PMOS晶体管漏极接所述NMOS 晶体管源极，所述第二PMOS晶体管源极接所述第一PMOS晶体管源极，所述第三PMOS 晶体管栅极接所述第一PMOS晶体管栅极，所述第三PMOS晶体管漏极接所述开关的第一端，所述第三PMOS晶体管源极接所述第一PMOS晶体管源极，所述开关的第二端接所述第一电阻的一端，所述开关的控制端接控制电路的输出端，所述第一电阻的另一端接所述第二电阻的一端，所述第二电阻的另一端接所述功率管的源极。

作为本实用新型的进一步改进，该线电压补偿电路还包括放大器，所述电压基准源的输出接所述放大器的同相输入端，所述放大器反相输入端接NMOS晶体管的源端，所述放大器的输出接NMOS晶体管的栅极。

作为本实用新型的进一步改进，所述放大器为误差放大器。

作为本实用新型的进一步改进，该线电压补偿电路还包括第三电阻，所述第三电阻与所述功率管的源极相连。

作为本实用新型的进一步改进，该线电压补偿电路还包括变压器，功率管导通时，变压器主线圈两端的电压等于母线电压。

作为本实用新型的进一步改进，该线电压补偿电路还包括辅助线圈、稳压模块、第四电阻，所述第四电阻一端与所述稳压模块相连，所述第四电阻另一端与所述辅助线圈一端相连，所述辅助线圈另一端与所述稳压模块相连。

本实用新型的有益效果是：本实用新型的用于恒流LED驱动的线电压补偿电路适合于集成于芯片内部，能够提供更高的补偿精度，能够减少外围器件的数量，简化应用电路设计。

附图说明

图1是现有的电压补偿电路图。

图2是本实用新型的线电压补偿电路的一实施例电路图。

图3是本实用新型的线电压补偿电路的另一实施例电路图。

具体实施方式

本实用新型公开了一种用于恒流LED驱动的线电压补偿电路，如图2所示，作为本实用新型的一个实施例，该线电压补偿电路包括电压基准源401、NMOS晶体管403、第一PMOS晶体管404、第二PMOS晶体管405、第三PMOS晶体管406、开关409、第一电阻408、第二电阻407、控制电路410、功率管411，所述电压基准源401与所述NMOS晶体管403相连，所述NMOS晶体管403漏极接第一PMOS 晶体管404漏极，第一PMOS晶体管404栅极与漏极短接，第一PMOS晶体管404源极接芯片内部电压VDD，第二PMOS晶体管405栅极接所述第一PMOS晶体管404栅极，所述第二PMOS晶体管405漏极接所述NMOS 晶体管403源极，所述第二PMOS晶体管405源极接所述第一PMOS晶体管404源极，所述第三PMOS 晶体管406栅极接所述第一PMOS晶体管404栅极，所述第三PMOS晶体管406漏极接所述开关409的第一端，所述第三PMOS晶体管406源极接所述第一PMOS晶体管404源极，所述开关409的第二端接所述第一电阻408的一端，所述开关409的控制端接控制电路410的输出端，所述第一电阻408的另一端接所述第二电阻407的一端，所述第二电阻407的另一端接所述功率管411的源极。

该线电压补偿电路还包括第三电阻412，所述第三电阻412与所述功率管411的源极相连。

该线电压补偿电路还包括变压器416，功率管411导通时，变压器416主线圈两端的电压等于母线电压。

该线电压补偿电路还包括辅助线圈415、稳压模块413、第四电阻414，所述第四电阻414一端与所述稳压模块413相连，所述第四电阻414另一端与所述辅助线圈415一端相连，所述辅助线圈415另一端与所述稳压模块413相连。

如图2所示，在该实施例中，该NMOS 晶体管403用作源跟随器，该第一PMOS晶体管404用作电流镜，第二PMOS晶体管405用于扩流，第三PMOS晶体管406用于输出补偿电流。该NMOS晶体管403接成源极跟随器，功率管411导通时NMOS 晶体管403的源端电压近似等于基准电压减去NMOS 晶体管403的阈值电压Vth。输出补偿电流= K* (VB-Vth+VAC/N)/R4, K为电流镜的比例，R4为第四电阻414的阻值，N为主线圈416与辅助线圈415的匝数比，补偿电压的值为K*R2* (VB-Vth+VAC/N)/R4，R2为第二电阻407的阻值，可见补偿电压与母线电压成正比例，母线电压高补偿大时可加快触到关断比较点，母线电压低时补偿小关断点相应推迟，从而使得高低压时的关断点接近。控制逻辑是开关在功率管导通延时一定时间后开启，输出补偿，在功率管关闭同时关断。

如图3所示，作为本实用新型的另一个实施例，该线电压补偿电路包括电压基准源301、误差放大器302、NMOS晶体管303、第一PMOS晶体管304、第二PMOS晶体管305、第三PMOS晶体管306、开关309、第一电阻308、第二电阻307、控制电路310、功率管311，所述电压基准源301的输出接所述误差放大器302的同相输入端，所述误差放大器302反相输入端接NMOS晶体管303的源端，所述误差放大器302的输出接NMOS晶体管303的栅极，所述NMOS晶体管303漏极接第一PMOS 晶体管304漏极，第一PMOS晶体管304栅极与漏极短接，第一PMOS晶体管304源极接芯片内部电压VDD，第二PMOS晶体管305栅极接所述第一PMOS晶体管304栅极，所述第二PMOS晶体管305漏极接所述NMOS 晶体管303源极，所述第二PMOS晶体管305源极接所述第一PMOS晶体管304源极，所述第三PMOS 晶体管306栅极接所述第一PMOS晶体管304栅极，所述第三PMOS晶体管306漏极接所述开关309的第一端，所述第三PMOS晶体管306源极接所述第一PMOS晶体管304源极，所述开关309的第二端接所述第一电阻308的一端，所述开关309的控制端接控制电路310的输出端，所述第一电阻308的另一端接所述第二电阻307的一端，所述第二电阻307的另一端接所述功率管311的源极。

该线电压补偿电路还包括第三电阻312，所述第三电阻312与所述功率管311的源极相连。

该线电压补偿电路还包括变压器316，功率管311导通时，变压器316主线圈两端的电压等于母线电压。

该线电压补偿电路还包括辅助线圈315、稳压模块313、第四电阻314，所述第四电阻314一端与所述稳压模块313相连，所述第四电阻314另一端与所述辅助线圈315一端相连，所述辅助线圈315另一端与所述稳压模块313相连。

如图3所示，在该实施例中，第一电阻308、第三电阻312的连接点为补偿前的电感电流检测点，第一电阻307、第二电阻308的连接点为补偿后的电感电流检测点，对于相同的内部电感电流检测电压基准，由于关断延时的存在，功率管311关断一刻的电流是略大于系统设定的关断点且随输入母线电压变化的；由于开关电源系统中需要辅助线圈315提供电压给内部的稳压模块313生产芯片工作所需的内部电压，也需要通过辅助线圈检测输出电压和电流，因此可以利用辅助线圈进行母线电压的检测，功率管导通时变压器316主线圈两端的电压等于母线电压，辅助线圈两端的电压与母线电压的比例等于辅助绕组与主线圈绕线匝数之比1/N。根据图中的接法，第四电阻314与辅助线圈连接点的电压在功率管导通时为负压等于-VAC/N, 误差放大器302把第四电阻314的第二端电压锁定为基准源301的输出电压，因此流过第四电阻314的电流等于(VREF+VAC/N)/R，第二PMOS晶体管 305的作用作用是扩流，补偿电流通过第三PMOS晶体管306输出并流过第二电阻308生成一补偿电压，补偿电压的值为K*R2* (VREF+VAC/N)/R4,K为电流镜的比例，R2 为第二电阻308的阻值，R4为第四电阻314的阻值。可见补偿电压与母线电压成正比例，母线电压高补偿大时可加快触到关断比较点，母线电压低时补偿小，关断点相应推迟，从而使得高、低压时的关断点接近。控制电路310使开关309在功率管311导通延时一定时间后开启，输出补偿，在功率管关闭同时关断。

本实用新型的用于恒流LED驱动的线电压补偿电路适合于集成于芯片内部，能够提供更高的补偿精度，能够减少外围器件的数量，简化应用电路设计。

以上内容是结合具体的优选实施方式对本实用新型所作的进一步详细说明，不能认定本实用新型的具体实施只局限于这些说明。对于本实用新型所属技术领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本实用新型的保护范围。

Claims

1.一种用于恒流LED驱动的线电压补偿电路，其特征在于：包括电压基准源、NMOS晶体管、第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、开关、第一电阻、第二电阻、控制电路、功率管，所述电压基准源与所述NMOS晶体管相连，所述NMOS晶体管漏极接第一PMOS 晶体管漏极，第一PMOS晶体管栅极与漏极短接，第一PMOS晶体管源极接芯片内部电压，第二PMOS晶体管栅极接所述第一PMOS晶体管栅极，所述第二PMOS晶体管漏极接所述NMOS 晶体管源极，所述第二PMOS晶体管源极接所述第一PMOS晶体管源极，所述第三PMOS 晶体管栅极接所述第一PMOS晶体管栅极，所述第三PMOS晶体管漏极接所述开关的第一端，所述第三PMOS晶体管源极接所述第一PMOS晶体管源极，所述开关的第二端接所述第一电阻的一端，所述开关的控制端接控制电路的输出端，所述第一电阻的另一端接所述第二电阻的一端，所述第二电阻的另一端接所述功率管的源极。

2.根据权利要求1所述的线电压补偿电路，其特征在于：该线电压补偿电路还包括放大器，所述电压基准源的输出接所述放大器的同相输入端，所述放大器反相输入端接NMOS晶体管的源端，所述放大器的输出接NMOS晶体管的栅极。

3.根据权利要求2所述的线电压补偿电路，其特征在于：所述放大器为误差放大器。

4.根据权利要求1至3任一项所述的线电压补偿电路，其特征在于：该线电压补偿电路还包括第三电阻，所述第三电阻与所述功率管的源极相连。

5.根据权利要求4所述的线电压补偿电路，其特征在于：该线电压补偿电路还包括变压器，功率管导通时，变压器主线圈两端的电压等于母线电压。

6.根据权利要求4所述的线电压补偿电路，其特征在于：该线电压补偿电路还包括辅助线圈、稳压模块、第四电阻，所述第四电阻一端与所述稳压模块相连，所述第四电阻另一端与所述辅助线圈一端相连，所述辅助线圈另一端与所述稳压模块相连。