CN205318373U - 一种基于vpx结构的无线实时信号处理板卡 - Google Patents
一种基于vpx结构的无线实时信号处理板卡 Download PDFInfo
- Publication number
- CN205318373U CN205318373U CN201521074612.1U CN201521074612U CN205318373U CN 205318373 U CN205318373 U CN 205318373U CN 201521074612 U CN201521074612 U CN 201521074612U CN 205318373 U CN205318373 U CN 205318373U
- Authority
- CN
- China
- Prior art keywords
- node
- fpga
- vpx
- time signal
- mouth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本实用新型提供一种基于VPX结构的无线实时信号处理板卡，该板卡包括：电源模块；VPX插接件；相互连接的两个DSP处理节点，其中一个DSP处理节点与VPX插接件连接；相互连接的两个FPGA处理节点，每个FPGA处理节点均与VPX插接件连接；分别与两个FPGA处理节点、VPX插接件连接的FPGA配置节点；与一个FPGA处理节点连接的两路ADC电路；与另一个FPGA处理节点连接的两路ADC电路和一路DAC电路。本实用新型使得在不改变原有信号处理机体系结构的前提下，有效地提高了处理机的处理能力。
Description
技术领域
本实用新型涉及信号处理领域，尤其是涉及一种基于VPX结构的无线实时信号处理板卡。
背景技术
目前，某型号产品用的无线通信实时信号处理板卡所采用的核心处理器是Xilinx公司的XC5VSX95T和AD公司TS201处理器。而随着无线通信带宽的增加，对宽带信号的实时处理能力的需求在不断增长。目前只能通过不断的增加板卡的数量来满足应用的需求，这必然使系统复杂度增加，导致成本增加，可靠性降低。
因此，要满足无线通信实时对信号处理能力提升的要求，必须在板卡中采用集成度更高，性能更强的处理器，在不改变信号处理机体系结构的前提下，有效提高处理能力，同时满足对系统的实时性和可靠性要求。
实用新型内容
本实用新型的目的在于：针对现有技术存在的问题，提供一种基于VPX结构的无线实时信号处理板卡，解决目前无线通信信号处理板处理能力不够强大、各种功能接口不够丰富的缺点，针对Xilinx的高性能FPGA-XC7K410T和ADI的ADSP-TS201S实现了一款处理能力强，外部接口丰富的无线通信信号处理板卡。
本实用新型的实用新型目的通过以下技术方案来实现：
一种基于VPX结构的无线实时信号处理板卡，其特征在于，该板卡包括：电源模块；VPX插接件；相互连接的两个DSP处理节点，其中一个DSP处理节点与VPX插接件连接；相互连接的两个FPGA处理节点，每个FPGA处理节点均与VPX插接件连接；分别与两个FPGA处理节点、VPX插接件连接的FPGA配置节点；与一个FPGA处理节点连接的两路ADC电路；与另一个FPGA处理节点连接的两路ADC电路和一路DAC电路。
作为进一步的技术方案，每个FPGA处理节点均由1片XC7K410T-2FFG900I和1片容量为256Mb的FLASH组成。
作为进一步的技术方案，每个DSP处理节点均由1片ADSP-TS201S-BP576和2片容量为512MB的SDRAM组成，且DSP的配置芯片为1片16Mb的FLASH。
作为进一步的技术方案，FPGA配置节点由1片XC6SLX150T-3FGG676I和1片64Mb的FLASH组成。
作为进一步的技术方案，ADC电路采用2片ADI公司的AD9643BCPZ-250型号的芯片。
作为进一步的技术方案，DAC电路采用ADI公司的AD9739BBCZ型号的芯片。
作为进一步的技术方案，两个FPGA处理节点之间采用4路×1的RocketIO和20对LVDS进行互联通信；两个DSP处理节点之间采用×1的LinkPort进行互连通信。
作为进一步的技术方案，VPX插接件包括P1口、P2口、P3口；每个FPGA处理节点通过1路×4的RapidIO连接到P1口、通过4路×1的RocketIO连接到P2口；一个DSP处理节点通过×1的LinkPort连接到P3口；FPGA配置节点通过1路×4的RapidIO连接到P1口。
与现有技术相比，本实用新型具有以下优点：
1、集成了两片高性能XC7K410T-2FFG900IFPGA芯片、两片高性能ADSP-TS201S-BP576DSP芯片，四路ADC和一路DAC，使得单路ADC的采样由原来的20M提升到60M，整个板卡的采样带宽由原来的80M提升到240M；实时处理能力提高3倍；
2、集成了RapidIO接口、RocketIO接口、10/100兆以太网接口、LVDS接口、LinkPort接口等，极大地丰富了板卡的对外接口能力；
3、能够在不改变原标准信号处理机体系结构的基础上，不改变机箱机械结构、总线架构以及主控和电源模块，仅通过在原信号处理机中增加基于XC7K410T和ADSP-TS201S的无线信号实时处理板或用基于TMS320C6678的信号处理板替换原有的基于XC5VSX95T和ADSP-TS201S的信号处理板，即可方便地实现原信号处理机计算能力的提升。
附图说明
图1为本实用新型的电路结构示意图。
具体实施方式
下面结合附图和具体实施例对本实用新型进行详细说明。
实施例
本实用新型提供一种基于XC7K410T-2FFG900I和ADSP-TS201S-BP576的信号处理板卡，其电路结构参见图1所示，包括VPX接插件、电源模块、时钟模块、两个DSP处理节点(DSP1和DSP2)、两个FPGA处理节点(FPGA1和FPGA2)、一个FPGA配置节点(FPGA3)、四路ADC(ADC1、ADC2、ADC3和ADC4)、一路DAC和一个10/100M以太网模块和1个在线调试模块。电源模块用于向板上各功能模块提供工作电压。时钟模块用于向板上各功能模块提供工作时钟，为了适应较低的工作温度，对时钟进行了冗余设计，另外时钟模块还提供外部参考时钟接口。
两个FPGA处理节点各由1片XC7K410T-2FFG900I和1片容量为256Mb的FLASHJS28F256P30TFE组成。两个DSP处理节点各由1片ADSP-TS201S-BP576和2片容量为512MB的SDRAMMT48LC32M16A2P-75IT组成，共1GB的容量，DSP的配置芯片为1片16Mb的FLASHSST39VF1681，并通过地址数据总线进行连接。FPGA配置节点由1片XC6SLX150T-3FGG676I和1片64Mb的M25P64-VMF6TP组成。ADC采用2片ADI公司的AD9643BCPZ-250，采样率高达250MSPS。DAC采用ADI公司的AD9739BBCZ，采样率高达2.5GSPS。
上述各器件之间的连接关系是：两个FPGA处理节点之间采用4路×1的RocketIO和20对LVDS进行互联通信，RocketIO速率可达6.25Gbps；两个DSP处理节点之间采用×1的LinkPort进行互连通信，速率可达8Gbps，可用于较大数据量的传输；FPGA与DSP之间采用×1的LinkPort和18位地址32位数据总线进行互连通信，LinkPort速率可达8Gbps。
VPX接插件包括P0口、P1口、P2口、P3口和P4口。电源模块连接P0口。每个FPGA处理节点通过各通过1路×4的RapidIO连接到P1口，各通过4路×1的RocketIO连接到P2口，均可实现板间互联，速率为6.25Gbps。DSP1通过×1的LinkPort连接到P3口，用于板间互联通信。FPGA3通过1路×4的RapidIO连接到P1口，用于板间互联，速率为6.25Gbps。
FPGA1处理节点有12对LVDS接口连接到前面板的J30J接口(即图中GPIO)，FPGA2处理节点也有12对LVDS接口连接到背板的J30J接口(即图中GPIO)，均可以当做GPIO实现用户对板卡的控制。另外，FPGA1通过W5300硬件网络协议栈连接到RJ45网口(即以太网模块)，实现板间的网络通信，速率可达100Mbps。FPGA3基于SlaveSelectMAP(parallel)configurationmode(x16)对2片FPGA和DSP处理节点进行在线配置。具体的配置方法是：由PC机把FPGA和DSP的程序通过网口发给嵌入式板的PowerPC，PowerPC再通过RapidIO接口发给每个板卡的SP6，SP6再发给每个FPGA和DSP。
FPGA1处理节点控制ADC1和ADC2两路ADC。FPGA2处理节点控制ADC3、ADC4两路ADC和一路DAC1。
此外，将三个FPGA和两个DSP集成到了一个由接插件J30J组成的在线调试模块，分别通过菊花链的形式进行访问。
采用了LINEAR公司的LTM4627MPY和LTM4608AMPV专用电源管理芯片来对FPGA和DSP的内核电压进行实时的监控和调整。
采用了IDT公司的高性能可编程时钟产生与分发器ICS8545I来为DSP芯片提供低相位噪声、低歪斜的各种工作时钟。另外，晶振还提供给AD4351(PLL)，产生DAC、ADC、RocketIO、RapidIO时钟。
以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，应当指出的是，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
Claims (8)
1.一种基于VPX结构的无线实时信号处理板卡，其特征在于，该板卡包括：电源模块；VPX插接件；相互连接的两个DSP处理节点，其中一个DSP处理节点与VPX插接件连接；相互连接的两个FPGA处理节点，每个FPGA处理节点均与VPX插接件连接；分别与两个FPGA处理节点、VPX插接件连接的FPGA配置节点；与一个FPGA处理节点连接的两路ADC电路；与另一个FPGA处理节点连接的两路ADC电路和一路DAC电路。
2.根据权利要求1所述的一种基于VPX结构的无线实时信号处理板卡，其特征在于，每个FPGA处理节点均由1片XC7K410T-2FFG900I和1片容量为256Mb的FLASH组成。
3.根据权利要求1所述的一种基于VPX结构的无线实时信号处理板卡，其特征在于，每个DSP处理节点均由1片ADSP-TS201S-BP576和2片容量为512MB的SDRAM组成，且DSP的配置芯片为1片16Mb的FLASH。
4.根据权利要求1所述的一种基于VPX结构的无线实时信号处理板卡，其特征在于，FPGA配置节点由1片XC6SLX150T-3FGG676I和1片64Mb的FLASH组成。
5.根据权利要求1所述的一种基于VPX结构的无线实时信号处理板卡，其特征在于，ADC电路采用2片ADI公司的AD9643BCPZ-250型号的芯片。
6.根据权利要求1所述的一种基于VPX结构的无线实时信号处理板卡，其特征在于，DAC电路采用ADI公司的AD9739BBCZ型号的芯片。
7.根据权利要求1所述的一种基于VPX结构的无线实时信号处理板卡，其特征在于，两个FPGA处理节点之间采用4路×1的RocketIO和20对LVDS进行互联通信；两个DSP处理节点之间采用×1的LinkPort进行互连通信。
8.根据权利要求1所述的一种基于VPX结构的无线实时信号处理板卡，其特征在于，VPX插接件包括P1口、P2口、P3口；每个FPGA处理节点通过1路×4的RapidIO连接到P1口、通过4路×1的RocketIO连接到P2口；一个DSP处理节点通过×1的LinkPort连接到P3口；FPGA配置节点通过1路×4的RapidIO连接到P1口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201521074612.1U CN205318373U (zh) | 2015-12-21 | 2015-12-21 | 一种基于vpx结构的无线实时信号处理板卡 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201521074612.1U CN205318373U (zh) | 2015-12-21 | 2015-12-21 | 一种基于vpx结构的无线实时信号处理板卡 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205318373U true CN205318373U (zh) | 2016-06-15 |
Family
ID=56185692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201521074612.1U Active CN205318373U (zh) | 2015-12-21 | 2015-12-21 | 一种基于vpx结构的无线实时信号处理板卡 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205318373U (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106775659A (zh) * | 2016-11-28 | 2017-05-31 | 四川航天系统工程研究所 | 基于高速Linkport接口的嵌入式双核飞行控制软件架构方法 |
| CN106933165A (zh) * | 2017-05-05 | 2017-07-07 | 天津市英贝特航天科技有限公司 | 一种多路开关量输入输出的方法以及设备 |
| CN107561948A (zh) * | 2017-08-15 | 2018-01-09 | 成都普诺科技有限公司 | 用于飞行模拟仿真测试的处理单元系统 |
| CN109189714A (zh) * | 2018-07-10 | 2019-01-11 | 北京理工大学 | 一种基于Arria10 FPGA的双处理节点的信号处理系统 |
| CN110118955A (zh) * | 2019-04-26 | 2019-08-13 | 西安电子科技大学 | 基于MiniVPX的雷达信号采集处理装置 |
-
2015
- 2015-12-21 CN CN201521074612.1U patent/CN205318373U/zh active Active
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106775659A (zh) * | 2016-11-28 | 2017-05-31 | 四川航天系统工程研究所 | 基于高速Linkport接口的嵌入式双核飞行控制软件架构方法 |
| CN106775659B (zh) * | 2016-11-28 | 2020-01-31 | 四川航天系统工程研究所 | 基于高速Linkport接口的嵌入式双核飞行控制软件架构方法 |
| CN106933165A (zh) * | 2017-05-05 | 2017-07-07 | 天津市英贝特航天科技有限公司 | 一种多路开关量输入输出的方法以及设备 |
| CN107561948A (zh) * | 2017-08-15 | 2018-01-09 | 成都普诺科技有限公司 | 用于飞行模拟仿真测试的处理单元系统 |
| CN109189714A (zh) * | 2018-07-10 | 2019-01-11 | 北京理工大学 | 一种基于Arria10 FPGA的双处理节点的信号处理系统 |
| CN109189714B (zh) * | 2018-07-10 | 2021-08-17 | 北京理工大学 | 一种基于Arria10 FPGA的双处理节点的信号处理系统 |
| CN110118955A (zh) * | 2019-04-26 | 2019-08-13 | 西安电子科技大学 | 基于MiniVPX的雷达信号采集处理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN205318373U (zh) | 一种基于vpx结构的无线实时信号处理板卡 | |
| US7770047B2 (en) | Apparatus and method to interface two different clock domains | |
| CN110289859A (zh) | 基于多片adc的并行时间交替高速采样系统 | |
| CN203480022U (zh) | 一种超高速通用雷达信号处理板 | |
| CN201708773U (zh) | 一种任意波形发生器 | |
| CN102611951B (zh) | 用于降低以太网无源光网络物理层集成电路系统功耗的方法 | |
| CN106126473A (zh) | 一种基于标准amc平台的数据处理板系统 | |
| CN104850524A (zh) | 一种跨时钟域的ahb总线桥接方法和装置 | |
| CN103885034A (zh) | 一种雷达用数字信号处理装置 | |
| CN209103281U (zh) | 基于pci接口的集成多总线接口模块 | |
| CN102215037B (zh) | 一种延迟信号产生电路 | |
| CN203054679U (zh) | 一种pcb主板 | |
| CN104793723A (zh) | 一种基于电平检测的低功耗控制电路 | |
| CN206147623U (zh) | 一种基于大容量fpga的采集处理卡装置 | |
| CN207652476U (zh) | 一种支持多协议链路水分采集服务器设备 | |
| CN206039519U (zh) | 一种基于标准amc平台的数据处理板 | |
| CN204855793U (zh) | 基于omap4460的船用导航雷达显控处理单元 | |
| CN103678231A (zh) | 一种两通道并行信号处理模块 | |
| CN204462752U (zh) | 一种信号采集处理系统 | |
| CN210836089U (zh) | 一种数字化嵌入式录波器主板 | |
| CN210572737U (zh) | 一种二次雷达信号处理装置 | |
| CN207529165U (zh) | 一种电网数据处理采集系统 | |
| CN102521958B (zh) | B类lxi多功能数据采集仪 | |
| CN207427195U (zh) | 一种通讯模块电路 | |
| CN203745830U (zh) | 一种用于物联网的数字量输出控制器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |