CN204792775U - 导线框架和集成电路封装体 - Google Patents

Abstract

本实用新型涉及一种导线框架和集成电路封装体。根据本实用新型一实施例的导线框架包括：经配置以承载芯片的芯片座；设置于该芯片座外围的信号引脚，以及设置于该芯片座外围的接地引脚。该接地引脚的外缘与该导线框架的外缘平齐，该信号引脚的外缘内缩于该导线框架的外缘内。根据本实用新型实施例的导线框架和集成电路封装体可以简化制造工艺、降低制造成本。

Description

导线框架和集成电路封装体

技术领域

本申请涉及一种用于芯片封装的导线框架及内含该导线框架的集成电路封装体。

背景技术

因越来越多的无线通信装置已被高度集成在一有限面积的手机中，使得原本较不受重视、且采用低成本的导线框架加工的射频组件如：射频功率放大器(RFPowerAmplifier，RFPA)、低噪声功率放大器(LoWNoiseAmplifier，LNA)、天线开关(AntennaSwitch)等将面临的电磁场干扰问题也越来越多。

在公开号为CN102479767A的现有技术中，利用先设计好的高低配置好的导线框架将信号(Signal)与地(GND)分开。在这种技术中，信号引脚与导线框架的外缘平齐，而接地引脚内缩于导线框架的外缘内。为了使位于芯片外围的屏蔽金属层能够与接地引脚电连接形成电磁场屏蔽，需要使接地引脚具有高于信号引脚的部分，利用半切(half-cut)方式切到高于信号引脚的接地引脚(GND引脚)露出后，即停止切割，之后完成金属涂层，如此完成电磁场屏蔽。

在CN102479767A的现有技术中，在将各导线框单元分割时，如果利用一刀切下去的简单的全切(full-cut)方式，除接地引脚外，信号引脚也将露出。那么，在完成金属涂层时，将错误地使信号引脚之间短路，这是不允许的。因此，CN102479767A的现有技术只能采用上述半切的方式。但是，这种半切的方式工艺复杂，不易控制。

因此，现有的具有电磁场屏蔽功能的集成电路封装体仍需进一步改进。

实用新型内容

本实用新型的目的之一在于提供导线框架及利用该导线框架加工的集成电路封装体，其可以简单的切割工艺获得具有电磁场屏蔽功能的集成电路封装体。

本实用新型的一实施例提供了一导线框架，包括多个导线框单元：经配置以承载芯片的芯片座，设置于该芯片座外围的信号引脚，以及设置于该芯片座外围的接地引脚。该接地引脚的外缘与该导线框架的外缘平齐，该信号引脚的外缘内缩于该导线框架的外缘内。

本实用新型的另一实施例提供了一集成电路封装体，其包括：芯片、芯片座、信号引脚、接地引脚、绝缘壳体及屏蔽金属层。芯片座承载该芯片。信号引脚通过引线与该芯片电连接。接地引脚经配置以接地。绝缘壳体遮蔽该芯片、该芯片座、该信号引脚、该信号引脚与该芯片之间的该引线、以及该接地引脚。该接地引脚的外缘与该集成电路封装体的外缘平齐，该信号引脚的外缘内缩于该集成电路封装体的外缘内。屏蔽金属层经配置以接地，且该屏蔽金属层设置于该绝缘壳体的上方并向下延伸覆盖该绝缘壳体的侧壁。

在本实用新型的导线框架及集成电路封装体中，接地引脚的外缘与导线框架或集成电路封装体的外缘平齐，信号引脚的外缘内缩于导线框架或集成电路封装体的外缘内。因此，在制造过程中将导线框单元分割时，可以在接地引脚布置的相应部位进行采用一刀切下去的简单的全切方式。这时，因信号引脚内缩于内部，所以不用担心在全切时会切到信号引脚而在后续形成屏蔽金属层时导致信号引脚短路。相应的，本实用新型具有制造工艺简单，制造成本低的优点。

附图说明

图1是根据本实用新型一个实施例的导线框架的导线框单元的示意图。

图2是根据本实用新型另一个实施例的导线框架的导线框单元的示意图。

图3A是根据本实用新型一个实施例的集成电路封装体的横截面示意图。

图3B是图3A中的集成电路封装体的纵截面示意图。

图4是根据示出本实用新型的集成电路封装体适于以全切的方式制作的示意图。

图5是根据本实用新型另一个实施例的集成电路封装体的横截面示意图。

具体实施方式

在集成电路封装过程中，通常用于多个封装体的导线框单元呈阵列排布在一条导线框架上。图1是根据本实用新型一个实施例的导线框架的导线框单元100的示意图。简单起见，未示出完整的导线框架结构。如图1所示，根据本实用新型一个实施例的导线框单元100包括芯片座101、信号引脚102、以及接地引脚103。芯片座101经配置以承载芯片。信号引脚102设置于芯片座101外围。接地引脚103设置于芯片座101外围。并且，接地引脚103的一侧外缘与导线框架100的外缘平齐，信号引脚102的外缘内缩于导线框架100的外缘内。因此，在利用导线框架100制造集成电路封装体的过程中，为分割各导线框单元100可以在接地引脚103布置的相应部位进行一刀切下去的简单的全切，同时露出接地引脚103以便与后续形成的屏蔽金属层形成电连接。这时，因信号引脚102内缩于导线框单元100内部，所以不用担心在全切时会切到信号引脚102而在后续形成屏蔽金属层时导致信号引脚102短路。采用全切方式，可以使制造工艺简单，制造成本降低。

如图1所示，在本实施例中，接地引脚103位于导线框单元100的端角处，在后续打线过程中，其可通过引线104与芯片座101电连接。而在其它实施例中，其可采用传统的利用导线框架上的连接部(未示出)与芯片座101连接，无需额外使用引线104。

图2是根据本实用新型另一个实施例的导线框架的导线框单元100的示意图。

如图2所示，在根据本实用新型的另一个实例中，除位于导线框单元100的端角上的接地引脚103外，还包括103位于该导线框单元100的相邻端角之间的接地引脚103。接地引脚103的数量可根据屏蔽要求调整，例如接地引脚103可与信号引脚102交替布置。位于导线框架100的相邻端角之间的至少一个接地引脚103通过引线104与芯片座101电连接。接地引脚103的外缘与导线框单元100的外缘平齐，信号引脚102的外缘内缩于导线框单元100的外缘内。类似的，在利用导线框单元100制造集成电路封装体的过程中，为分割各导线框单元100，可以在接地引脚103布置的相应部位进行一刀切下去的简单的全切，同时露出接地引脚103以便与后续形成的屏蔽金属层形成电连接103。因信号引脚102导线框单元100内缩于内部，所以不用担心在全切时会切到信号引脚102而在后续形成屏蔽金属层时导致信号引脚102短路。在根据本实用新型其它实施例中，为合理布线，在后续打线过程中，位于导线框架100的相邻端角之间的接地引脚103可通过引线104与位于端角处的接地引脚103电连接而不与芯片座101连接。

图3A是根据本实用新型一个实施例的集成电路封装体的一个实施例的示意图。图3B是图3A中的集成电路封装体的截面示意图。

如图3A和图3B所示，该集成电路封装体300包括：芯片307、芯片座101、信号引脚102、接地引脚103、绝缘壳体308、以及屏蔽金属层309。芯片座101承载芯片307。信号引脚102通过引线310与芯片307电连接。接地引脚103经配置以接地。绝缘壳体308遮蔽芯片307、芯片座101、信号引脚102、信号引脚102与芯片307之间的引线310、以及接地引脚103。该集成电路封装体中，接地引脚103位于集成电路封装体300的端角处，端角处的接地引脚103可通过连接部106与芯片座101电连接。同时至少一个接地引脚103位于该集成电路封装体300的相邻端角之间，例如与信号引脚102交替布置在芯片座101两侧。位于集成电路封装体300的相邻端角之间的至少一个接地引脚103通过引线104与芯片座101电连接。屏蔽金属层309经配置以接地。具体讲，屏蔽金属层309可与接地引脚103接触从而可实现接地。屏蔽金属层309设置于绝缘壳体308的上方并向下延伸覆盖绝缘壳体308的侧壁。接地引脚103的外缘与集成电路封装体300的外缘平齐，信号引脚103的外缘内缩于集成电路封装体300的外缘内。

图4是根据示出本实用新型的集成电路封装体适于以全切的方式制作的示意图。

在制造集成电路封装体300的过程中，为分割不同的封装单元可以在接地引脚103布置的相应部位进行一刀切下去的简单的全切，形成如图4所示的切口401。同时使接地引脚103露出以便与后续形成的屏蔽金属层309连接。这时，因信号引脚102内缩于内部，所以不用担心在全切时会切到信号引脚102而与后续形成屏蔽金属层309接触而导致信号引脚102短路。

如图3A和图3B所示，在图5是根据本实用新型另一个实施例的集成电路封装体的另一个实施例的示意图。

如图5所示，在本实施例中，位于集成电路封装体300的相邻端角之间的至少一个接地引脚103通过引线501与位于端角处的接地引脚103电连接。

以上只是对本实用新型的一些实例的说明。本实用新型还包括以上实例的所有等同替代方案。

Claims (9)

1.一种导线框架，包括若干导线框单元，其中每一导线框单元包含：

芯片座，经配置以承载芯片；

信号引脚，设置于所述芯片座外围；以及

接地引脚，设置于所述芯片座外围；

其特征在于，所述接地引脚的外缘与所述导线框单元的外缘平齐，所述信号引脚的外缘内缩于所述导线框单元的外缘内。

2.根据权利要求1所述的导线框架，其特征在于，所述接地引脚包括位于所述导线框单元的端角处的接地引脚。

3.根据权利要求1所述的导线框架，其特征在于，所述接地引脚包括至少一个位于所述导线框单元的相邻端角之间的接地引脚。

4.根据权利要求1所述的导线框架，其特征在于所述信号引脚与所述接地引脚交替布置。

5.一种集成电路封装体，包括：

芯片；

芯片座，承载所述芯片；

信号引脚，通过引线与所述芯片电连接；

接地引脚，经配置以接地；

绝缘壳体，遮蔽所述芯片、所述芯片座、所述信号引脚、所述信号引脚与所述芯片之间的所述引线、以及所述接地引脚；以及

屏蔽金属层，经配置以接地，所述屏蔽金属层设置于所述绝缘壳体的上方并向下延伸覆盖所述绝缘壳体的侧壁；

其特征在于，所述接地引脚的外缘与所述集成电路封装体的外缘平齐，所述信号引脚的外缘内缩于所述集成电路封装体的外缘内。

6.根据权利要求5所述的集成电路封装体，其特征在于，所述接地引脚当中包括位于所述集成电路封装体的端角处的接地引脚，所述端角处的接地引脚经配置以通过引线或连接部与所述芯片座电连接。

7.根据权利要求6所述的集成电路封装体，其特征在于，所述接地引脚当中还包括至少一个位于所述集成电路封装体的相邻端角之间的接地引脚。

8.根据权利要求7所述的集成电路封装体，其特征在于，所述相邻端角之间的接地引脚经配置以通过引线与所述端角处的接地引脚或所述芯片座电连接。

9.根据权利要求5所述的集成电路封装体，其特征在于，所述信号引脚与所述接地引脚交替布置。