CN204632753U - 集成电路结构 - Google Patents
集成电路结构 Download PDFInfo
- Publication number
- CN204632753U CN204632753U CN201520354116.5U CN201520354116U CN204632753U CN 204632753 U CN204632753 U CN 204632753U CN 201520354116 U CN201520354116 U CN 201520354116U CN 204632753 U CN204632753 U CN 204632753U
- Authority
- CN
- China
- Prior art keywords
- area
- integrated circuit
- circuit structure
- metal wire
- cell block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本实用新型提供一种集成电路结构，包括：第一区域，第一区域包括若干单元块；第二区域，第二区域包括若干单元块，第二区域匹配于第一区域；分别布设于第一区域、第二区域的至少一层金属线，其中至少一层同层金属线电性导通第一区域和第二区域，同层中若干同一根金属线于第一区域与第二区域的交界处分别具有同一角度。通过这种方式调整后的集成电路结构中，可以将第二区域内的布线资源充分利用，降低布线难度，提高单元块的分布密度，从而减少芯片面积，降低生产成本。
Description
技术领域
本实用新型涉及集成电路设计领域，具体涉及一种集成电路结构。
背景技术
面对EDA（电子设计自动化）工具对集成电路设计带来的巨大便利性，设计者在集成电路设计过程中已经无法完全脱离EDA工具环境。尽管EDA工具已经提供了非常强大的解决方案，但是仍然在某些应用领域无法满足设计者的要求。
目前，在集成电路版图的布局中，一般遵循L型、U型布局的规则。然而，EDA工具在集成电路的布线中并没有特别针对L型、U型布局而采用特殊的解决方案，所以在L型、U型布局中会造成布线难，密度低的窘迫状况。造成这种情况的原因是由于EDA工具的在布线过程中同一层金属线的走线方向要保持一致，不能在L型、U型布局的拐角处改变走线方向，也不能改变单元块的排列方向，因此在一些采用较少布线金属层的设计中，会造成布线资源短缺的区域布线拥塞严重，单元块分布过于稀疏。假设走线金属只有三层，通常第一层金属M1和第三层金属M3可以应用于水平方向走线，但是只有第二层金属M2可以应用于垂直方向走线，这种布线方法虽然可以使得集成电路获得较佳的信号传输的匹配性，但在数字后端做布局布线时，容易造成垂直方向走线资源紧张，所以EDA工具在这种情况下无法达到一个令设计者满意的效果，造成芯片面积的浪费，进而导致生产成本提升。
实用新型内容
本实用新型的目的在于提供一种集成电路结构，以充分利用布线资源，降低布线难度，提高单元块的分布密度，从而减少芯片面积，降低生产成本。
为实现上述目的，本实用新型采用如下技术方案：
一种集成电路结构，包括：第一区域，第一区域包括若干单元块；第二区域，第二区域包括若干单元块，第二区域匹配于第一区域；分别布设于第一区域、第二区域的至少一层金属线，其中至少一层同层金属线电性导通第一区域和第二区域，同层中若干同一根金属线于第一区域与第二区域的交界处分别具有同一角度。
其中，所述单元块于第一区域中的排列方向与第二区域中的排列方向具有所述同一角度。
其中，所述同一角度为45-135度。
其中，所述同一角度为90度。
其中，所述单元块为组合逻辑门或时序逻辑门。
其中，所述集成电路结构为L型或U型。
与现有技术相比，本实用新型具有如下技术效果：
本实用新型先将第一区域、第二区域扁平化，以便分别在第一区域、第二区域中进行同一方向的单元块放置和布线，待到布线流程完毕之后，再通过旋转第二区域来改变第二区域中的单元块的排列方向以及金属线的走向。通过这种方式调整后的集成电路结构中，可以将第二区域内的布线资源充分利用，降低布线难度，提高单元块的分布密度，从而减少芯片面积，降低生产成本。
附图说明
通过说明书附图以及随后与说明书附图一起用于说明本实用新型某些原理的具体实施方式，本实用新型所具有的其它特征和优点将变得清楚或得以更为具体地阐明。
图1为本实用新型集成电路结构的布线方法的流程图；
图2、图3为本实用新型集成电路结构的布线方法的过程示意图；
图4为本实用新型集成电路结构的一个金属层的局部放大图；
图5为现有技术集成电路结构的单元块的分布示意图；
图6为本实用新型集成电路结构的单元块的分布示意图。
具体实施方式
下面结合本实用新型的说明书附图及如下若干实施例对本实用新型进行具体阐述。
针对现有技术在L型、U型布局中布线资源短缺、布线难度大、单元块密度低的问题，本实用新型先将第一区域、第二区域扁平化，以便分别在第一区域、第二区域中进行同一方向的单元块放置和布线，待到布线流程完毕之后，再通过旋转第二区域来改变第二区域中的单元块的排列方向以及金属线的走向。通过这种方式调整后的集成电路结构中，可以将第二区域内的布线资源充分利用，降低布线难度，提高单元块的分布密度，从而减少芯片面积，降低生产成本。
参见图1-图3，本实用新型的集成电路结构的布线方法包括如下步骤：于版图中设定第一区域1、第二区域2以及位于第一区域1和第二区域2之间的辅助区域3，布设单元块7于第一区域1、第二区域2；分别于第一区域1、第二区域2以及辅助区域3布设至少一层金属线（金属线4位于辅助区域3中，金属线6位于第一区域1、第二区域2中）以电性导通第一区域1、第二区域2以及辅助区域3；去除辅助区域3，旋转第二区域2以使其匹配于第一区域1，至少一层同层金属线6电性导通第一区域1和第二区域2，同层中若干同一根金属线6于第一区域1与第二区域2的交界处（交界线5附近）分别具有同一角度α，该同一角度α优选为45-135度。对于L型布局来说，该同一角度α为90度。对于U型布局来说，可以看做两个L型布局的组合，分别通过上述方法实现。
通过图3还可以看出，旋转后单元块7于第一区域1中的排列方向与第二区域2中的排列方向也具有相同的角度α。该角度α优选为45-135度。在本实施例中，α为90度。
本领域技术人员可以理解，本发明的集成电路结构中，单元块7可以为组合逻辑门或时序逻辑门。图2、图3仅示意性地示出单元块7在第一区域1、第二区域2中的排列方向，其中单元块7的数量、大小、形状、连接方式等均可根据电路设计需要进行改变。
由于目前的EDA工具无法做到在一个布线模块内直接实现不同方向的单元块放置以及不同方向的布线，因此本实用新型先将第一区域、第二区域扁平化，以便分别在第一区域、第二区域中进行同一方向的单元块放置和布线，待到布线流程完毕之后，再通过旋转第二区域来改变第二区域中的单元块的排列方向以及金属线的走向。通过这种方式调整后的集成电路结构中，可以将第二区域内的布线资源充分利用，降低布线难度，提高单元块的分布密度。
在辅助区域3中进行布线的过程中，需要考虑如下两方面的问题：
首先，由于辅助区域3中的金属线4最终要被移除，辅助区域3中的金属线4应当分别与第一区域1中靠近辅助区域3的金属线6，以及第二区域2中靠近辅助区域3的金属线6的延伸方向一致，如此才能保证在移除辅助区域3并且旋转第二区域2之后，第一区域1中靠近辅助区域3的金属线6与第二区域2中靠近辅助区域3的金属线6准确对接、相互匹配以构成同层的同一根金属线6。具体来说，在如图2所示的情况下，辅助区域3中的金属线4必须水平，不允许有任何垂直方向的偏移，如此才能保证旋转后第一区域1和第二区域2中金属线6的准确对接（如图3所示）。实现过程中可以人为利用脚本程序干预添加布线约束，从而杜绝辅助区域3中的金属线4在水平方向的任何偏移。
其次，如果辅助区域3中的金属线4存在电阻和电容，将会导致沿辅助区域3的边界处插入大量的逻辑缓冲单元，最终导致面积的浪费和布线拥塞，并且辅助区域3中的金属线4的延时信息无法计算，因为最终该区域内的金属线4将会被移除。因此，辅助区域3中的金属线4应当为虚拟金属线，因此EDA几乎可以不考虑该区域金属线对于时序的影响，也就不会因为金属线4的属性导致线上延迟造成辅助区域3边沿处添加额外的单元块，并且没有该区域的额外时序信息。为了确保最终的时序结果满足要求，特别需要做最终的评估签收，将原先的虚拟金属线4移除，模拟出实际的电路版图，利用该版图进行静态时序分析，以确保时序的准确性。
图4为本发明集成电路结构的一个金属层（例如M1层）的局部放大图，其中，若干由第一区域1中靠近辅助区域3的金属线6与第二区域2中靠近辅助区域3的金属线6匹配对接构成的同层同一根金属线6分别于第一区域1与第二区域2的交界线5附近具有相同的角度α，在本实施例中，α为90度。
通过图5、图6的比较可知，与现有技术集成电路结构中单元块7’的分布情况相比，采用本发明布线方法形成的集成电路结构中，大大提高了单元块7的分布密度，从而减少了芯片面积，降低了生产成本。
因此，本实用新型提供一种集成电路结构，包括：第一区域1，第一区域1包括若干单元块7；第二区域2，第二区域2包括若干单元块7，第二区域2匹配于第一区域1；分别布设于第一区域1、第二区域2的至少一层金属线6，其中至少一层同层金属线6电性导通第一区域1和第二区域2，同层中若干同一根金属线6于第一区域1与第二区域2的交界处分别具有同一角度α。
根据本实用新型的一个实施例，单元块7于第一区域1中的排列方向与第二区域2中的排列方向具有所述同一角度α。优选地，该同一角度α为45-135度，更优选地，该同一角度α为90度。
根据本实用新型的一个实施例，单元块7为组合逻辑门或时序逻辑门。
本实用新型先将第一区域、第二区域扁平化，以便分别在第一区域、第二区域中进行同一方向的单元块放置和布线，待到布线流程完毕之后，再通过旋转第二区域来改变第二区域中的单元块的排列方向以及金属线的走向。通过这种方式调整后的集成电路结构中，可以将第二区域内的布线资源充分利用，降低布线难度，提高单元块的分布密度，从而减少芯片面积，降低生产成本。
虽然本实用新型披露如上，但本实用新型并非限定于此。任何本领域技术人员，在不脱离本实用新型的精神和范围内，均可作各种更动与修改，因此本实用新型的保护范围应当以权利要求所限定的范围为准。
Claims (6)
1.一种集成电路结构，其特征在于，包括：
第一区域，第一区域包括若干单元块；
第二区域，第二区域包括若干单元块，第二区域匹配于第一区域；
分别布设于第一区域、第二区域的至少一层金属线，其中至少一层同层金属线电性导通第一区域和第二区域，同层中若干同一根金属线于第一区域与第二区域的交界处分别具有同一角度。
2.如权利要求1所述的集成电路结构，其特征在于，所述单元块于第一区域中的排列方向与第二区域中的排列方向具有所述同一角度。
3.如权利要求1或2所述的集成电路结构，其特征在于，所述同一角度为45-135度。
4.如权利要求3所述的集成电路结构，其特征在于，所述同一角度为90度。
5.如权利要求1所述的集成电路结构，其特征在于，所述单元块为组合逻辑门或时序逻辑门。
6.如权利要求1所述的集成电路结构，其特征在于，所述集成电路结构为L型或U型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520354116.5U CN204632753U (zh) | 2015-05-28 | 2015-05-28 | 集成电路结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520354116.5U CN204632753U (zh) | 2015-05-28 | 2015-05-28 | 集成电路结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204632753U true CN204632753U (zh) | 2015-09-09 |
Family
ID=54051751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201520354116.5U Active CN204632753U (zh) | 2015-05-28 | 2015-05-28 | 集成电路结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204632753U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104951594A (zh) * | 2015-05-28 | 2015-09-30 | 格科微电子（上海）有限公司 | 集成电路的布线方法以及集成电路结构 |
-
2015
- 2015-05-28 CN CN201520354116.5U patent/CN204632753U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104951594A (zh) * | 2015-05-28 | 2015-09-30 | 格科微电子（上海）有限公司 | 集成电路的布线方法以及集成电路结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103022032B (zh) | 标准单元库版图设计方法、布局方法及标准单元库 | |
| US7992122B1 (en) | Method of placing and routing for power optimization and timing closure | |
| US8954912B2 (en) | Structured placement of latches/flip-flops to minimize clock power in high-performance designs | |
| CN104769594A (zh) | 具有堵塞点的硬宏、包括该硬宏的集成电路和用于布线穿过硬宏的方法 | |
| US8397196B2 (en) | Intelligent dummy metal fill process for integrated circuits | |
| CN104951594A (zh) | 集成电路的布线方法以及集成电路结构 | |
| CN104376138A (zh) | 集成电路芯片的时序确定方法和装置 | |
| CN105069228A (zh) | 一种在spare cell上加入spare via的方法 | |
| CN204632753U (zh) | 集成电路结构 | |
| TWI718786B (zh) | 積體電路裝置、積體電路共設計方法及積體電路模擬方法 | |
| US9639647B2 (en) | Method of making semiconductor device and system for performing the same | |
| US20140013295A1 (en) | Method to automatically add power line in channel between macros | |
| CN102663204B (zh) | 3d集成电路自动布局中tsv位置的距离优化方法 | |
| CN106815380B (zh) | 一种提取寄生电阻的方法及系统 | |
| CN103678771A (zh) | 一种3D集成电路中power/groundTSV位置自动布局方法 | |
| CN106250596A (zh) | 一种基于布线轨道的SoC芯片供电带设计优化方法 | |
| CN102622481B (zh) | 互补数据冗余结构型cmos标准单元电路物理库模型设计方法 | |
| CN106815379B (zh) | 一种提取寄生电容的方法及系统 | |
| US9697320B2 (en) | Rectilinear macros having non-uniform channel spacing | |
| US8555232B2 (en) | Wire routing using virtual landing pads | |
| CN105760558A (zh) | Fpga芯片中多输入查找表的布局方法 | |
| Xiang et al. | Fast dummy-fill density analysis with coupling constraints | |
| US20160027768A1 (en) | Synthesis of complex cells | |
| CN105718702A (zh) | 一种Def库与3D集成电路bookshelf库转换的方法 | |
| CN105069215A (zh) | 一种基于宽线的双轨信号布线方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |