CN204517813U - 一种msk/walsh联合解调解扩装置 - Google Patents

一种msk/walsh联合解调解扩装置 Download PDF

Info

Publication number
CN204517813U
CN204517813U CN201520283315.1U CN201520283315U CN204517813U CN 204517813 U CN204517813 U CN 204517813U CN 201520283315 U CN201520283315 U CN 201520283315U CN 204517813 U CN204517813 U CN 204517813U
Authority
CN
China
Prior art keywords
circuit
connects
shift register
msk
adder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201520283315.1U
Other languages
English (en)
Inventor
万飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu nengtong Technology Co., Ltd
Original Assignee
CHENGDU LANGTOP TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHENGDU LANGTOP TECHNOLOGY Co Ltd filed Critical CHENGDU LANGTOP TECHNOLOGY Co Ltd
Priority to CN201520283315.1U priority Critical patent/CN204517813U/zh
Application granted granted Critical
Publication of CN204517813U publication Critical patent/CN204517813U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本实用新型公开了一种MSK/WALSH联合解调解扩装置,在FPGA芯片上形成电路结构,电路结构包括ADC量化采集电路、移位寄存器、逻辑处理电路、调制信号生成电路、加法器、比较器电路、功率计算电路,ADC量化采集电路分别连接功率计算电路及移位寄存器,调制信号生成电路连接移位寄存器,移位寄存器连接逻辑处理电路,逻辑处理电路连接加法器,加法器连接比较器,比较器连接移位寄存器,功率计算电路连接比较器,通过FPGA进行电路结构的搭载,进行信号处理时,采用MSK/WALSH联合解调解扩方式对ADC数字化后的数字信号进行解调解扩操作,能够从解调过程中得到合适的扩频增益,达到使整个装置体现出扩频增益的目的。

Description

一种MSK/WALSH联合解调解扩装置
技术领域
本实用新型涉及雷达信号处理技术领域,具体的说,是一种MSK/WALSH联合解调解扩装置。
背景技术
在二次雷达信号处理过程中,往往需要很强计算能力的DSP来实现数字信号处理,需要对信号进行解调,提取出相应的基带信号,根据相应的内容作出回应,从而完成一次通信,达到信息传输的目的。为了实现信号的远距离、高可靠的传输,在传输过程中需要对基带信号进行编码、调制,在接收端按照相应的解调、解码过程复现发射端的信息。在二次雷达中信号传输采用ASK、DPSK、MSK等多种调制方式。具体的,常规模式下采用ASK的调制方式;S模式下采用DPSK及ASK调制方式;在保密通信中采用MSK的调制方式,该调制方式的频带利用率很高,加上对编码进行扩频处理,在传输过程中能够起到很好的抗干扰作用。
雷达信号格式如图1所示,其中P1、P2、P3、P4、I1、I2处的基带信号为0X7889,用作一次信息通信的起始标志,I1、I2为询问旁瓣抑制脉冲,D1、D2,…,D11为需要传输的信息码元,S1、S2、S3为抖动值,每个信息码元为4bit信息位,通过WALSH扩频后变成16bit的数据。
信号编码流程为:先对基带信号进行WALSH扩频处理,然后将扩频后的信号进行MSK调制,规定MSK调制码速率为16Mbps。
经过WALSH扩频后的码元再进行MSK调制,因为MSK调制的频带宽度比ASK和DPSK的频带宽度窄,对频谱的利用率高。最后将MSK调制的基带信号通过上变频到相应的频段上。
现有雷达信号的常规解调方式为:在接收端进行信号解调处理时是信号调制时的反过程,即先进行MSK解调,将解调完成后的16bit的二进制码元信息通过WALSH编码表反推出4bit的码元信息,完成整个MSK解码及WALSH解扩处理,通过该方法进行解调时,体现不出系统中的扩频增益。
实用新型内容
本实用新型的目的在于设计出一种MSK/WALSH联合解调解扩装置,避免现有技术所存在的不能体现扩频增益的不足,通过FPGA进行电路结构的搭载,在进行信号处理时,采用MSK/WALSH联合解调解扩方式对ADC数字化后的数字信号进行解调解扩操作,能够从解调过程中得到合适的扩频增益,达到使整个装置体现出扩频增益的目的。
本实用新型通过下述技术方案实现:一种MSK/WALSH联合解调解扩装置,在FPGA芯片上形成电路结构,所述电路结构与ADC量化采集电路连接;所述电路结构包括移位寄存器、逻辑处理电路、调制信号生成电路、乘法器、加法器、比较器电路、功率计算电路,所述ADC量化采集电路分别连接功率计算电路及移位寄存器,所述调制信号生成电路连接移位寄存器,所述移位寄存器连接逻辑处理电路,所述逻辑处理电路连接加法器,所述加法器连接比较器,所述比较器连接移位寄存器,所述功率计算电路连接比较器。
为更好的实现本实用新型,进一步的,所述电路结构还包括比较电路,所述比较电路连接加法器。
为更好的实现本实用新型,进一步的,为将MSK调制信号进行加载,以便进行报头相关处理,特别设置有下述结构:所述调制信号生成电路内设置有MSK信号生成电路,所述MSK信号生成电路连接移位寄存器。
为更好的实现本实用新型,进一步的,为形成16路并行数据并转换为串行数据,以便进行数据相关处理,特别设置有下述结构:所述调制信号生成电路内还设置有并行数据生成电路及并串转换电路,所述并行数据生成电路连接并串转换电路,所述并串转换电路连接移位寄存器。
为更好的实现本实用新型,进一步的,能对报头或数据分I路和Q路进行相关性的处理,特别设置有下述结构:所述逻辑处理电路内设置有I路逻辑电路和Q路逻辑电路,所述移位寄存器分别连接I路逻辑电路和Q路逻辑电路,所述加法器分别连接I路逻辑电路和Q路逻辑电路。
本实用新型与现有技术相比,具有以下优点及有益效果:
本实用新型避免现有技术所存在的不能体现扩频增益的不足,通过FPGA进行电路结构的搭载,在进行信号处理时,采用MSK/WALSH联合解调解扩方式对ADC数字化后的数字信号进行解调解扩操作,能够从解调过程中得到合适的扩频增益,达到使整个装置体现出扩频增益的目的。
本实用新型在进行信号处理时,将扩频后的信号通过报头及数据相关的检测大大提高检测灵敏度,从而提高解调动态范围,实现更大距离上目标的检测。
附图说明
图1为雷达信号格式示意图。
图2为本实用新型电路结构图。
具体实施方式
下面结合实施例对本实用新型作进一步地详细说明,但本实用新型的实施方式不限于此。
实施例1:
一种MSK/WALSH联合解调解扩装置,如图2所示,在FPGA芯片上形成电路结构,所述电路结构与ADC量化采集电路连接;所述电路结构包括移位寄存器、逻辑处理电路、调制信号生成电路、乘法器、加法器、比较器电路、功率计算电路,所述ADC量化采集电路分别连接功率计算电路及移位寄存器,所述调制信号生成电路连接移位寄存器,所述移位寄存器连接逻辑处理电路,所述逻辑处理电路连接加法器,所述加法器连接比较器,所述比较器连接移位寄存器,所述功率计算电路连接比较器。
在设计使用时,为确定报头的同步头,调制信号生成电路形成码元为0X7889的MSK调制信号输送至移位寄存器内,ADC量化采集电路将模拟的中频信号转换为中频数字信号亦同时传输至移位寄存器内,而后移位寄存器将中频数字信号和码元为0X7889的MSK调制信号送入逻辑处理电路内完成报头相关运算,在进行报头相关运算时,首先完成并行乘法运算,再将结果进行并行加法处理,而后利用加法器电路完成平方和处理,得出报头相关后结果;同时功率计算电路将ADC量化采集电路所产生的中频数字信号进行功率计算,计算该信号脉冲的功率值,而后所得结果与报头相关后结果在比较器内进行比较,最终得出一个相关峰位置。
根据相关峰来确定数据位置并产生数据的并行数据,当相关峰位置确定后,该次传输的信号所含数据的码片位置即可确定,而后比较器截取相应段数字信号数据的码片再次传输至移位寄存器内进行数据相关处理,在进行数据相关处理时,调制信号生成电路生成0~F的码元信息的MSK调制信号并同时传输至移位寄存器内,而后移位寄存器将相应段数字信号数据的码片和0~F的码元信息的MSK调制信号送入逻辑处理电路内完成数据相关运算,在进行数据相关运算时,首先完成并行乘法运算,再将结果进行并行加法处理,而后利用加法器电路完成平方和处理,得出数据相关后结果。
实施例2:
本实施例是在上述实施例的基础上进一步优化,为更好的实现本实用新型,进一步的,如图1所示,所述电路结构还包括比较电路,所述比较电路连接加法器,比较电路完成16路数据的比较,以便确定那一路为具体的发送数据。
实施例3:
本实施例是在上述任一实施例的基础上进一步优化,为更好的实现本实用新型,进一步的,为将MSK调制信号进行加载,以便进行报头相关处理,如图1所示,特别设置有下述结构:所述调制信号生成电路内设置有MSK信号生成电路,所述MSK信号生成电路连接移位寄存器,在进行报头处理时,MSK信号生成电路形成码元为0X7889的MSK调制信号。
实施例4:
本实施例是在上述任一实施例的基础上进一步优化,为更好的实现本实用新型,进一步的,为形成16路并行数据并转换为串行数据,以便进行数据相关处理,如图1所示,特别设置有下述结构:所述调制信号生成电路内还设置有并行数据生成电路及并串转换电路,所述并行数据生成电路连接并串转换电路,所述并串转换电路连接移位寄存器,并行数据生成电路形成16路并行数据,而后通过并串转换电路将并行数据转换为串行数据,以便进行前一个相应段数字信号数据的解调处理的同时完成下一个相应段数字信号数据收集。
实施例5:
本实施例是在上述任一实施例的基础上进一步优化,为更好的实现本实用新型,进一步的,能对报头或数据分I路和Q路进行相关性的处理,如图1所示,特别设置有下述结构:所述逻辑处理电路内设置有I路逻辑电路和Q路逻辑电路,所述移位寄存器分别连接I路逻辑电路和Q路逻辑电路,所述加法器分别连接I路逻辑电路和Q路逻辑电路,在进行报头或数据相关处理时,移位寄存器所传输过来的数据将分别在I路逻辑电路和Q路逻辑电路中完成并行乘法运算,再将结果进行并行加法处理,而后利用加法器电路完成I/Q两路数据的平方和处理。
本实用新型避免现有技术所存在的不能体现扩频增益的不足,通过FPGA进行电路结构的搭载,在进行信号处理时,采用MSK/WALSH联合解调解扩方式对ADC数字化后的数字信号进行解调解扩操作,能够从解调过程中得到合适的扩频增益,达到使整个装置体现出扩频增益的目的。
本实用新型在进行信号处理时,将扩频后的信号通过报头及数据相关的检测大大提高检测灵敏度,从而提高解调动态范围,实现更大距离上目标的检测。
以上所述,仅是本实用新型的较佳实施例,并非对本实用新型做任何形式上的限制,凡是依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化,均落入本实用新型的保护范围之内。

Claims (7)

1.一种MSK/WALSH联合解调解扩装置,其特征在于:在FPGA芯片上形成电路结构,所述电路结构与ADC量化采集电路连接;所述电路结构包括移位寄存器、逻辑处理电路、调制信号生成电路、乘法器、加法器、比较器电路、功率计算电路,所述ADC量化采集电路分别连接功率计算电路及移位寄存器,所述调制信号生成电路连接移位寄存器,所述移位寄存器连接逻辑处理电路,所述逻辑处理电路连接加法器,所述加法器连接比较器,所述比较器连接移位寄存器,所述功率计算电路连接比较器。
2.根据权利要求1所述的一种MSK/WALSH联合解调解扩装置,其特征在于:所述电路结构还包括比较电路,所述比较电路连接加法器。
3.根据权利要求1或2所述的一种MSK/WALSH联合解调解扩装置,其特征在于:所述调制信号生成电路内设置有MSK信号生成电路,所述MSK信号生成电路连接移位寄存器。
4.根据权利要求3所述的一种MSK/WALSH联合解调解扩装置,其特征在于:所述调制信号生成电路内还设置有并行数据生成电路及并串转换电路,所述并行数据生成电路连接并串转换电路,所述并串转换电路连接移位寄存器。
5.根据权利要求3所述的一种MSK/WALSH联合解调解扩装置,其特征在于:所述逻辑处理电路内设置有I路逻辑电路和Q路逻辑电路,所述移位寄存器分别连接I路逻辑电路和Q路逻辑电路,所述加法器分别连接I路逻辑电路和Q路逻辑电路。
6.根据权利要求1或2或5所述的一种MSK/WALSH联合解调解扩装置,其特征在于:所述调制信号生成电路内还设置有并行数据生成电路及并串转换电路,所述并行数据生成电路连接并串转换电路,所述并串转换电路连接移位寄存器。
7.根据权利要求1或2或4所述的一种MSK/WALSH联合解调解扩装置,其特征在于:所述逻辑处理电路内设置有I路逻辑电路和Q路逻辑电路,所述移位寄存器分别连接I路逻辑电路和Q路逻辑电路,所述加法器分别连接I路逻辑电路和Q路逻辑电路。
CN201520283315.1U 2015-05-05 2015-05-05 一种msk/walsh联合解调解扩装置 Active CN204517813U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201520283315.1U CN204517813U (zh) 2015-05-05 2015-05-05 一种msk/walsh联合解调解扩装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201520283315.1U CN204517813U (zh) 2015-05-05 2015-05-05 一种msk/walsh联合解调解扩装置

Publications (1)

Publication Number Publication Date
CN204517813U true CN204517813U (zh) 2015-07-29

Family

ID=53715740

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201520283315.1U Active CN204517813U (zh) 2015-05-05 2015-05-05 一种msk/walsh联合解调解扩装置

Country Status (1)

Country Link
CN (1) CN204517813U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111835668A (zh) * 2020-08-05 2020-10-27 成都盟升科技有限公司 一种简化的msk扩频系统非相干解扩解调方法
CN111901010A (zh) * 2020-06-30 2020-11-06 四川九洲空管科技有限责任公司 基于相关处理的Walsh解扩方法、装置、介质和设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111901010A (zh) * 2020-06-30 2020-11-06 四川九洲空管科技有限责任公司 基于相关处理的Walsh解扩方法、装置、介质和设备
CN111835668A (zh) * 2020-08-05 2020-10-27 成都盟升科技有限公司 一种简化的msk扩频系统非相干解扩解调方法

Similar Documents

Publication Publication Date Title
CN102710281B (zh) 连续相位调制的直接序列扩频方法
CN104811222B (zh) 一种雷达通信一体化信号的设计方法
CN103873106B (zh) 一种类噪声Chirp基Q-CCSK扩频通信方法
CN103997395A (zh) 基于mimo雷达通信一体化信号的变进制编解码方法
CN204517813U (zh) 一种msk/walsh联合解调解扩装置
CN103281275A (zh) 一种msk/gmsk直接序列扩频信号接收机
CN104836773A (zh) 双极性的二元偏移脉冲键控调制和解调方法
CN104980187A (zh) 一种信号去噪处理的方法及装置
CN104954042B (zh) 基于fpga的msk/walsh联合解调解扩方法
CN103888404A (zh) 一种基于频谱搬移的全频谱载波调制方法
CN105099976A (zh) 一种非对称三角调频雷达通信一体化信号的参数优化方法
CN105049081A (zh) 一种适应高动态环境的长码扩频信号快速捕获方法
CN103152074A (zh) 一种直接序列扩频通信系统发射与接收方法
CN106789787A (zh) 一种pcm/dpsk/fm调制解调模块及方法
CN104378787A (zh) 基于扩展Prony算法的平坦快衰落长距离信道预测方法
CN111147102A (zh) 基于频率调制信号的低信噪比码捕获方法
CN101217333A (zh) 一种信道资源复用的传输方式及其接收方法
CN102325109A (zh) 一种快速fsk解调方法及全数字低功耗实现装置
CN101917243B (zh) 噪声超宽带数字保密通信系统
Sonmez et al. FPGA-Based BASK and BPSK Modulators Using VHDL: Design, Applications and Performance Comparison for Different Modulator Algorithms
CN103117981B (zh) 一种基于矢量叠加的直扩通信方法
CN103117773A (zh) 采用终端协作的混沌超宽带交通流量采集系统及采集方法
CN103138776B (zh) 一种多输出的Zigbee发射装置
CN206251093U (zh) 一种基于数字宽带多通道扩频系统
CN101753495A (zh) 一种甚小线性调频键控的超窄带广播通信调制方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address

Address after: 610000 No.6, Wuke East 3rd road, Wuhou e-commerce industry functional zone management committee, Wuhou District, Chengdu City, Sichuan Province

Patentee after: Chengdu nengtong Technology Co., Ltd

Address before: 610000 402, building 13, No.17, Wuxing 2nd Road, Wuhou District, Chengdu, Sichuan Province

Patentee before: Chengdu nengtong Technology Co., Ltd

CP03 Change of name, title or address