CN204516766U - 低压cmos器件及cmos反相器 - Google Patents
低压cmos器件及cmos反相器 Download PDFInfo
- Publication number
- CN204516766U CN204516766U CN201520102781.5U CN201520102781U CN204516766U CN 204516766 U CN204516766 U CN 204516766U CN 201520102781 U CN201520102781 U CN 201520102781U CN 204516766 U CN204516766 U CN 204516766U
- Authority
- CN
- China
- Prior art keywords
- trap
- low pressure
- semiconductor substrate
- high pressure
- pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型适用于半导体制造领域，提供一种低压CMOS器件以及CMOS反相器，半导体衬底上具有低压PMOS元件、低压NMOS元件、所述低压PMOS元件和低压NMOS元件中任意一个与半导体衬底之间设有第一高压阱，另一个与半导体衬底之间则设有低压阱，半导体衬底上还设有与所述低压阱对应的第二高压阱；低压阱和第一高压阱皆位于第二高压阱内；所述低压PMOS元件的栅极和低压NMOS元件的栅极连通后形成输入端；所述低压PMOS元件的漏极和所述低压NMOS元件的漏极连通后形成输出端；所述低压PMOS元件的源极形成所述反相器的高电位端；所述低压NMOS元件的源极形成所述反相器的低电位端。通过降低掺杂浓度的方式使得低压CMOS器件可以接高电压，实现了高压的逻辑转换，节约了版图的面积。
Description
技术领域
本实用新型属于半导体制造领域，尤其涉及一种低压CMOS器件及CMOS反相器。
背景技术
BCD是一种单片集成工艺技术，这种技术能够在同一芯片上制作双极型晶体管(Bipolar Junction Transistor)，CMOS和DMOS器件，具有双极型器件高跨导、强负载驱动能力和CMOS集成度高、低功耗的优点。CMOS(Complementary MetalOxide Semiconductor)是一种互补金属氧化物半导体，它有两种彼此互补的PMOS与NMOS组成。
现有的BCD工艺中低压CMOS器件不能耐高压，只能连接0-5V的电压，其原因是低压CMOS器件上的低压MOS器件做在低压N阱上，不能承受高电压，因此不能实现高压信号的逻辑转换；但如果用高压MOS器件实现高压信号之间的逻辑转换，将占据很大的版图面积。
实用新型内容
本实用新型实施例的目的在于提供一种低压CMOS器件以及CMOS反相器，以解决现有低压CMOS器件无法实现高压信号转换的问题。
本实用新型实施例是这样实现的，一种低压CMOS器件，包括半导体衬底，所述半导体衬底上具有低压PMOS元件、低压NMOS元件、所述低压PMOS元件和低压NMOS元件中任意一个与所述半导体衬底之间设有第一高压阱，另一个与所述半导体衬底之间则设有低压阱，所述半导体衬底上还设有与所述低压阱对应的第二高压阱；所述低压阱和所述第一高压阱皆位于所述第二高压阱 内。
进一步地，所述半导体衬底为P型半导体衬底；
所述低压PMOS元件与所述P型半导体衬底之间设有第一低压N阱；
所述低压NMOS元件与所述P型半导体衬底之间设有高压P阱；
所述P型半导体衬底上设有高压N阱，第一低压N阱和高压P阱皆位于所述高压N阱之内；
高压N阱内的第一低压N阱的N+有源区可以接高电压；
高压P阱内的P+有源区可接高电压。
进一步地，还包括第二低压N阱；
所述第二低压N阱、高压P阱以及第一低压N阱皆位于所述高压N阱之内；
第二低压N阱上的N+有源区可以接高电压。
进一步地，所述高压N阱的底部与所述半导体衬底之间设有埋层。
进一步地，所述半导体衬底为N型半导体衬底；
所述低压NMOS元件与所述N型半导体衬底之间设有第一低压P阱；
所述低压PMOS元件与所述N型半导体衬底之间设有高压N阱；
所述N型半导体衬底上设有高压P阱，第一低压P阱和高压N阱皆位于所述高压P阱之内；
高压P阱内的第一低压P阱上的P+有源区可以接高电压；
高压N阱的N+有源区可接高电压。
进一步地，还包括第二低压P阱；
所述第二低压P阱、高压N阱以及第一低压P阱皆位于所述高压P阱之内；
高压P阱内的第二低压P阱上的P+有源区可以接高电压。
进一步地，所述高压P阱的底部与所述半导体衬底之间设有埋层。
本实用新型实施例还提供一种CMOS反相器，包括上述P型半导体衬底实施例中任意一项所述的低压CMOS器件；
所述低压PMOS元件的栅极和所述低压NMOS元件的栅极连通后形成输入端；
所述低压PMOS元件的漏极和所述低压NMOS元件的漏极连通后形成输出端；
所述低压PMOS元件的源极形成所述反相器的高电位端；
所述低压NMOS元件的源极形成所述反相器的低电位端。
本实用新型实施例还提供一种CMOS反相器，包括上述N型半导体衬底实施例中任意一项所述的低压CMOS器件；
所述低压NMOS元件的栅极和所述低压PMOS元件的栅极连通后形成输入端；
所述低压NMOS元件的漏极和所述低压PMOS元件的漏极连通后形成输出端；
所述低压NMOS元件的源极形成所述反相器的高电位端；
所述低压PMOS元件的源极形成所述反相器的低电位端。
本实用新型提供了一种低压CMOS器件以及CMOS反相器，将与半导体衬底类型相同的低压阱设为高压阱，并在此高压阱和和另一低压阱与半导体衬底之间设置高压阱，通过降低掺杂浓度的方式使得低压CMOS器件可以接高电压，从而实现了高压的逻辑转换，同时，节约了版图的面积。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中的低压CMOS器件剖面图；
图2是本实用新型实施例提供的低压CMOS器件剖面图；
图3是本实用新型实施例提供的另一低压CMOS器件剖面图；
图4是本实用新型实施例提供的另一低压CMOS器件剖面图；
图5是本实用新型实施例提供的CMOS反相器剖面图；
图6是本实用新型实施例提供的CMOS反相器的电路示意图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
如图1所示，现有的BCD半导体工艺中的低压CMOS器件10通常包括半导体衬底11，所述半导体衬底11上具有低压PMOS元件12和低压NMOS元件13，所述低压PMOS元件12与所述半导体衬底11之间设有低压N阱14，所述低压NMOS元件13与所述半导体衬底11之间设有低压P阱15。由于所述低压CMOS器件10设置在低压N阱14上，则无法实现高压信号的逻辑转换。
如图2所示，本实用新型实施例提供一种低压CMOS器件20，包括半导体衬底21，所述半导体衬底21上具有低压PMOS元件22、低压NMOS元件23、所述低压PMOS元件22和低压NMOS元件23中任意一个与所述半导体衬底21之间设有第一高压阱(图未标)，另一个与所述半导体衬底21之间则设有第一低压阱(图未标)，所述半导体衬底21上还设有与所述低压阱对应的第二高压阱(图未标)；所述低压阱和所述第一高压阱皆位于所述第二高压阱内。通过降低掺杂浓度的方式使得低压CMOS器件可以接高电压，从而实现了高低压的逻辑转换，同时，节约了版图的面积。
本实施例中，所述半导体衬底11为P型半导体衬底。
具体地，所述低压PMOS元件22与所述P型半导体衬底之间设有第一低压N阱24；所述低压NMOS元件23与所述P型半导体衬底之间设有高压P阱25；所述P型半导体衬底上还设有高压N阱26，所述第一低压N阱24和高压 P阱25皆位于所述高压N阱26之内。
由于高压P阱25的掺杂浓度比现有技术中的低压P阱的掺杂浓度低，所以高压P阱25内的P+有源区可接高电压。
由于高压N阱26的掺杂浓度比第一低压N阱24的掺杂浓度更低，所以高压N阱26内的第一低压N阱24上的N+有源区可以接高电压。
本实用新型实施例通过上述的设置，不仅实现了高压信号的逻辑转换，同时，节约了版图的面积。
进一步地，为了降低阱电阻和降低闩锁效应，如图3所示，所述P型半导体衬底与所述高压N阱26的底部之间还设有埋层。
进一步地，如图4所示，所述的CMOS器件20还包括第二低压N阱28；所述第一低压N阱24、高压P阱25、第二低压N阱28皆位于所述高压N阱26之内。第二低压N阱28上的N+有源区可以接高电压。
如图5、6所示，本实用新型实施例还提供一种CMOS反相器30，包括上述P型半导体衬底中的任一项实施例所述的低压CMOS器件20；
所述低压PMOS元件22的栅极和所述低压NMOS元件23的栅极连通后形成输入端IN；
所述低压PMOS元件22的漏极和所述低压NMOS元件23的漏极连通后形成输出端OUT；
所述低压PMOS元件22的源极形成所述反相器的高电位端VDD；
所述低压NMOS元件23的源极形成所述反相器的低电位端VPP。
在本实施例中，所述低压PMOS元件22的源极接40V电压，所述低压NMOS元件23的源极接35V电压。当IN＝35V时，所述低压PMOS元件22导通，OUT＝40V；当IN＝40V时，所述低压NMOS元件导通，OUT＝35V。这样就实现了高、低压信号的逻辑转换。
在图1中，0《VSS<VCC《5V,VSS和VCC都只能接小于5V的低电压，因此现有技术中的低压CMOS器件只能实现低压信号的逻辑转换；
在图5中，0《VPP<VDD《40V,VPP和VDD都可以接35V-40V的高电压，大大的提高了阱对地的耐压值，因此本实用新型的低压CMOS器件20及CMOS反相器30可以实现高压信号的逻辑转换。
在其他实施例中，所述低压CMOS器件20中的所述半导体衬底11也可以为N型半导体衬底。
具体地，所述低压NMOS元件(图未示)与所述N型半导体衬底之间设有第一低压P阱(图未示)；所述低压PMOS元件(图未示)与所述N型半导体衬底之间设有高压N阱(图未示)；所述N型半导体衬底上还设有高压P阱(图未示)，所述第一低压P阱和高压N阱皆位于所述高压P阱之内。
由于高压N阱的掺杂浓度比正常的低压N阱的掺杂浓度低，所以高压N阱内的N+有源区可接高电压。
由于高压P阱的掺杂浓度比第一低压P阱的掺杂浓度更低，所以高压P阱内的第一低压P阱上的P+有源区可以接高电压。
进一步地，为了降低阱电阻和降低闩锁效应，所述N型半导体衬底与所述高压P阱的底部之间还设有埋层。
进一步地，所述的低压CMOS器件20还包括第二低压P阱；所述第一低压P阱、高压N阱、第二低压P阱皆位于所述高压P阱之内。第二低压P阱上的P+有源区可以接高电压。
其他实施例中，一种CMOS反相器40，包括上述N型半导体衬底中的任一项实施例所述的低压CMOS器件20；；
所述低压NMOS元件的栅极和所述低压PMOS元件的栅极连通后形成输入端；
所述低压NMOS元件的漏极和所述低压PMOS元件的漏极连通后形成输出端；
所述低压NMOS元件的源极形成所述反相器的高电位端；
所述低压PMOS元件的源极形成所述反相器的低电位端。
以上内容是结合具体的优选实施方式对本实用新型所作的进一步详细说明，不能认定本实用新型的具体实施只局限于这些说明。对于本实用新型所属技术领域的普通技术人员来说，在不脱离本实用新型构思的前提下做出若干等同替代或明显变型，而且性能或用途相同，都应当视为属于本实用新型由所提交的权利要求书确定的专利保护范围。
Claims (9)
1.一种低压CMOS器件，其特征在于，包括半导体衬底，所述半导体衬底上具有低压PMOS元件、低压NMOS元件、所述低压PMOS元件和低压NMOS元件中任意一个与所述半导体衬底之间设有第一高压阱，另一个与所述半导体衬底之间则设有低压阱，所述半导体衬底上还设有与所述低压阱对应的第二高压阱；所述低压阱和所述第一高压阱皆位于所述第二高压阱内。
2.如权利要求1所述的低压CMOS器件，其特征在于，所述半导体衬底为P型半导体衬底；
所述低压PMOS元件与所述P型半导体衬底之间设有第一低压N阱；
所述低压NMOS元件与所述P型半导体衬底之间设有高压P阱；
所述P型半导体衬底上设有高压N阱，第一低压N阱和高压P阱皆位于所述高压N阱之内；
高压N阱内的第一低压N阱的N+有源区可以接高电压；
高压P阱内的P+有源区可接高电压。
3.如权利要求2所述的低压CMOS器件，其特征在于，
还包括第二低压N阱；
所述第二低压N阱、高压P阱以及第一低压N阱皆位于所述高压N阱之内；
第二低压N阱上的N+有源区可以接高电压。
4.如权利要求2或3所述的低压CMOS器件，其特征在于，所述高压N阱的底部与所述半导体衬底之间设有埋层。
5.如权利要求1所述的低压CMOS器件，其特征在于，所述半导体衬底为N型半导体衬底；
所述低压NMOS元件与所述N型半导体衬底之间设有第一低压P阱；
所述低压PMOS元件与所述N型半导体衬底之间设有高压N阱；
所述N型半导体衬底上设有高压P阱，第一低压P阱和高压N阱皆位于所述高压P阱之内；
高压P阱内的第一低压P阱上的P+有源区可以接高电压；
高压N阱的N+有源区可接高电压。
6.如权利要求5所述的低压CMOS器件，其特征在于，
还包括第二低压P阱；
所述第二低压P阱、高压N阱以及第一低压P阱皆位于所述高压P阱之内；
高压P阱内的第二低压P阱上的P+有源区可以接高电压。
7.如权利要求5所述的低压CMOS器件，其特征在于，所述高压P阱的底部与所述半导体衬底之间设有埋层。
8.一种CMOS反相器，其特征在于，包括权利要求1-4中任意一项所述的低压CMOS器件；
所述低压PMOS元件的栅极和所述低压NMOS元件的栅极连通后形成输入端；
所述低压PMOS元件的漏极和所述低压NMOS元件的漏极连通后形成输出端；
所述低压PMOS元件的源极形成所述反相器的高电位端；
所述低压NMOS元件的源极形成所述反相器的低电位端。
9.一种CMOS反相器，其特征在于，包括权利要求1、5、6、7中任意一项所述的低压CMOS器件；
所述低压NMOS元件的栅极和所述低压PMOS元件的栅极连通后形成输入端；
所述低压NMOS元件的漏极和所述低压PMOS元件的漏极连通后形成输出端；
所述低压NMOS元件的源极形成所述反相器的高电位端；
所述低压PMOS元件的源极形成所述反相器的低电位端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520102781.5U CN204516766U (zh) | 2015-02-12 | 2015-02-12 | 低压cmos器件及cmos反相器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520102781.5U CN204516766U (zh) | 2015-02-12 | 2015-02-12 | 低压cmos器件及cmos反相器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204516766U true CN204516766U (zh) | 2015-07-29 |
Family
ID=53714712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201520102781.5U Active CN204516766U (zh) | 2015-02-12 | 2015-02-12 | 低压cmos器件及cmos反相器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204516766U (zh) |
-
2015
- 2015-02-12 CN CN201520102781.5U patent/CN204516766U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103000626B (zh) | 合成结构的高压器件及启动电路 | |
| CN102904565B (zh) | 一种用于dc-dc驱动的超低静态电流的电平移位电路 | |
| CN104518654B (zh) | 高压启动电路 | |
| US9007099B2 (en) | Semiconductor device with a current sampler and a start-up structure | |
| CN203838588U (zh) | 自偏置带隙基准源 | |
| US9325315B2 (en) | Nand gate circuit, display back plate, display device and electronic device | |
| CN103715920A (zh) | 一种整流电路以及包括该整流电路的射频识别标签芯片 | |
| CN103901935A (zh) | 自偏置带隙基准源 | |
| CN105511540A (zh) | 一种具有极低泄露电流的带隙基准启动电路 | |
| CN103066990B (zh) | 一种基于集成电路的输出单元电路 | |
| TW451538B (en) | Latch up protection circuit suitable for use in multi power supply integrated circuit and its method | |
| CN204516766U (zh) | 低压cmos器件及cmos反相器 | |
| CN103117739B (zh) | 氮化镓基增强耗尽型电平转换电路 | |
| CN103825599B (zh) | 电平转换电路 | |
| CN202872672U (zh) | 一种离线低压直流输出电路及其晶片 | |
| CN101847635A (zh) | 接面晶体管与肖特基二极管的整合元件 | |
| CN105448909A (zh) | 自举电路 | |
| CN203055909U (zh) | 一种合成结构的高压器件 | |
| CN104601160B (zh) | 内置静电保护器件的高速输出电路 | |
| CN203590155U (zh) | 一种振荡器 | |
| CN203706243U (zh) | 整流电路以及包括该整流电路的射频识别标签芯片 | |
| CN103646946B (zh) | 一种模拟io静电放电电路 | |
| US10601422B2 (en) | Integrated high-side driver for P-N bimodal power device | |
| CN113162373A (zh) | 一种带有死区时间控制的全GaN集成栅驱动电路 | |
| JP2003060068A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |