CN204425278U - 一种镜像抑制混频器 - Google Patents
一种镜像抑制混频器 Download PDFInfo
- Publication number
- CN204425278U CN204425278U CN201520174595.2U CN201520174595U CN204425278U CN 204425278 U CN204425278 U CN 204425278U CN 201520174595 U CN201520174595 U CN 201520174595U CN 204425278 U CN204425278 U CN 204425278U
- Authority
- CN
- China
- Prior art keywords
- mixer
- road
- transistor
- image
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
本实用新型公开了一种镜像抑制混频器，包括集成封装的跨导放大器Gm、混频器Mixer1、混频器Mixer2、序列选择开关SL、多相滤波网络RC-CR、源跟随器CD和正交本振信号发生器LO，其中，所述混频器Mixer1和混频器Mixer2并联构成I/Q两路混频器共用跨导输入级的双平衡混频器，所述跨导放大器Gm、双平衡混频器、序列选择开关SL、多相滤波网络RC-CR、源跟随器CD依次连接，所述正交本振信号发生器LO为I/Q两路混频器提供相位相差90°的正交本振信号。本实用新型采用I/Q两路信号通路共用一个跨导输入级的结构，下变频后经过序列选择开关直接进入RC多相滤波网络，避免了信号多次独立处理过程中引入的相位和幅度的失配问题，在实现高镜像抑制度的同时也使得电路结构简化。
Description
技术领域
本实用新型涉及电子通信技术领域，具体地讲，是涉及无线通信系统射频接收机中的一种镜像抑制混频器。
背景技术
随着无线通信系统的迅猛发展，对高集成度、低功耗、低成本的收发机的需求迅速增加，如何提高集成度、降低功耗、降低成本对满足上述需求变得越来越迫切。目前随着COMS工艺的发展，其单位增益截止频率已接近GaAs工艺的水平，使得采用CMOS工艺实现射频前端电路成为可能。CMOS工艺存在跨导小、噪声大等不足。
射频接收机系统中镜像干扰一直是接收机需要克服的重要问题，传统解决方法是采用超外差结构，如图1所示：超外差接收机需要三个外置滤波器（射频滤波器、数字滤波器、中频滤波器），由外置滤波器现实镜像抑制，这些滤波器无法集成在芯片内部导致接收机无法实现单片全集成。而且高品质的片外滤波器价格昂贵、不能实现低成本。采用外接元件是整个系统的稳定性下降，更严重的是驱动这些外置低阻抗元件需要消耗很大的功耗，其频率越高、功耗越大。
随着射频集成电路设计技术的发展，为了解决超外差式接收机中镜像抑制滤波器难以集成的问题。出现了Hartley结构和Weaver结构，这两种结构利用正交混频器可以区分正频率和负频率成分的特点，对有用信号叠加增强有用信号，对镜像信号进行抑制。但是Hartley结构对相位和增益失配很敏感，I/Q两路信号通路在结构上不完全对称，I支路多了一个90°移相器而Q支路没有90°移相器，如图2所示：实际应用中I/Q两路信号通路的混频器会存在一定的失配，导致I/Q两路信号存在相位和幅度上的不匹配；同样两个低通滤波器也会存在一定的失配，再次引入相位和幅度上的不匹配；仅有I支路有90°移相器，而Q支路没有，这会引入额外的相位和幅度误差，以上因素将导致镜像抑制度的下降。
针对Hartley结构中I/Q两路信号通路不对称的情况，Weaver结构将90°移相器放在本地振荡通路上，通过两次变频结构来实现镜像抑制，这样I/Q两路信号通路就是对称的信号通路，如图3所示。但是与Hartley结构一样，I/Q两路通路分别对信号独立进行处理，存在失配问题导致相位和幅度上的失配，从而降低了镜像抑制度。该结构中一共有四个混频器Mixer，增加了功耗。除此以外，Weaver结构还存在二次镜像干扰的问题。
零中频接收机直接把RF信号转换到基带信号，不存在镜像干扰。但是零中频接收机存在着I/Q两路通道不匹配、本振泄漏等因素，导致直流偏移难以适应目前大多数调制系统。除了上述几种典型的镜像抑制技术，还有多种镜像抑制技术。如采用RF/IF滤波器的镜像抑制接收机；采用两次变频的超外差镜像抑制结构；基于多相滤波的镜像抑制接收机。各种技术都需要在增益、线性度、噪声系数、隔离度、功耗、成本等因素之间折衷考虑。
目前多数射频接收机的镜像抑制混频器均采用I/Q两路设计有独立的混频器，如Hartley结构和Wearver结构，镜像抑制度严重依赖于I/Q两路信号通路的精确匹配，然而实际中很难做到I/Q两路信号通路精确匹配，导致镜像抑制度的下降。
实用新型内容
为克服现有技术中的上述问题，本实用新型提供一种高集成度、高性能、低功耗、低成本的镜像抑制混频器。
为了实现上述目的，本实用新型采用的技术方案如下：
一种镜像抑制混频器，包括集成封装的跨导放大器Gm、混频器Mixer1、混频器Mixer2、序列选择开关SL、多相滤波网络RC-CR、源跟随器CD和正交本振信号发生器LO，其中，所述混频器Mixer1和混频器Mixer2并联构成I/Q两路混频器共用跨导输入级的双平衡混频器，所述跨导放大器Gm、双平衡混频器、序列选择开关SL、多相滤波网络RC-CR、源跟随器CD依次连接，所述正交本振信号发生器LO为I/Q两路混频器提供相位相差90°的正交本振信号；所述跨导放大器Gm将射频信号分I/Q两路提供给两混频器，由源跟随器CD输出下变频后的中频信号。
具体地，为了降低I/Q两路信号通路的失配，所述双平衡混频器包括第一镜像电流源，与第一镜像电流源连接并与跨导放大器Gm以接入射频差分信号的跨导输入级，分别均与跨导输入级连接的I支路混频器开关对和Q支路混频器开关对，各两组分别为I/Q两路混频器开关对提供负载和滤波的RC并联电路，以及为跨导输入级提供注入电流的供电晶体管组，其中，I/Q两路混频器开关对分别输入一路本振差分信号，并分别输出一路下变频后的差分正交信号。
进一步地，为实现对输出中频信号的排列以便于多相滤波网络对高低本振信号的选择，所述序列选择开关SL包括接收电平控制信号输入并依次串联的两级CMOS反相器，以及四组均与CMOS反相器输出端连接的用于排列双平衡混频器输出信号的互补开关。
具体地，所述互补开关包括由一对共漏共源的晶体管构成的正开关对，以及由一对共漏共源的晶体管构成的负开关对，其中，正开关对的两晶体管栅极分别连接第一级和第二级CMOS反相器，负开关对的两晶体管栅极也分别连接第一级和第二级CMOS反相器且与正开关对的连接方式相反；四个正开关对将分别由其晶体管漏极输入的四路差分正交信号从其晶体管源极输出相位顺时针依次相差π/2的四路多相信号，四个负开关对将分别由其晶体管源极输入的四路差分正交信号从其晶体管漏极输出相位逆时针依次相差π/2的四路多相信号。
更进一步地，为实现镜像抑制功能，所述多相滤波网络RC-CR包括由相应数量个RC滤波单元构成的四路输入输出的三阶RC多相滤波网络结构，以及在每路输出末端前设置的保护电容。
更具体地，每一个所述RC滤波单元均由相同输入端的电阻R和电容C构成，一个RC滤波单元中的电容C输出端与同一阶内下一个RC滤波单元中的电阻R输出端连接，且尾端RC滤波单元中的电容C输出端与首端RC滤波单元中的电阻R输出端连接；一个RC滤波单元中电阻R输出端与同一路的下一个RC滤波单元输入端连接。
为了提高前后级电路之间的隔离性，所述源跟随器CD包括四路与多相滤波网络RC-CR各输出端对应的源跟随器，每路源跟随器均由晶体管、负载和第二镜像电流源构成，其中晶体管栅极输入信号并连接负载，漏极接入供电VCC，源极输出信号并与第二镜像电流源连接。同时，为I/Q两路信号配置匹配的负载，以为后级电路提供强力驱动。
为了实现正交本振差分信号的输出，所述正交本振信号发生器LO包括第三镜像电流源，与第三镜像电流源连接并输入时钟差分信号且输出I/O两路正交本振差分信号的主触发器和从触发器，与主触发器正反馈连接形成的主锁存结构，与从触发器正反馈连接形成的从锁存结构，以及与主触发器连接的I路源极跟随器和与从触发器连接的Q路源极跟随器，其中，I/O两路正交本振差分信号分别由I/O两路源极跟随器输出至两混频器。
与现有技术相比，本实用新型具有以下有益效果：
本实用新型将实现镜像抑制的各模块高集成度地在片内集成，采用I/Q两路信号通路共用一个跨导输入级的结构，下变频后经过序列选择开关直接进入RC多相滤波网络，避免了信号多次独立处理过程中引入的相位和幅度的失配问题，在实现高镜像抑制度的同时也使得电路结构简化，几乎不使用有关镜像抑制的外围器件便可实现高镜像抑制度，有效地减小了芯片面积，降低了功耗，节约了成本，同时避免了超外差结构使用片外滤波器的缺点，与Hartley和Weaver结构相比则减小了相位和幅度失配，提高了I/Q两路信号通路的匹配精度，进而提高镜像抑制度，具有广泛的应用前景，适合推广应用。
附图说明
图1为超外差接收机的系统结构框图。
图2为Hartley镜像抑制结构的系统结构框图。
图3为Wearver镜像抑制结构的系统结构框图。
图4为本实用新型的系统结构框图。
图5为本实用新型中双平衡混频器的电路原理图。
图6为本实用新型中序列选择开关的电路原理图。
图7为本实用新型中多相滤波网络的电路原理图。
图8为本实用新型中源跟随器的电路原理图。
图9为本实用新型中正交本振信号发生器的结构框图。
图10为本实用新型中正交本振信号发生器的电路原理图。
具体实施方式
下面结合附图和实施例对本实用新型作进一步说明，本实用新型的实施方式包括但不限于下列实施例。
实施例
如图4至图10所示，该镜像抑制混频器，包括依次连接的跨导放大器Gm、双平衡混频器、序列选择开关SL、多相滤波网络RC-CR、源跟随器CD，以及与双平衡混频器连接的正交本振信号发生器LO，其中，双平衡混频器由混频器Mixer1和混频器Mixer2并联形成I/Q两路混频器共用跨导输入级结构构成，并且上述所有器件均封装集成于片内。射频差分信号由跨导放大器Gm输入，且跨导放大器Gm将射频差分信号方法后分I/Q两路提供给两混频器，正交本振信号发生器LO为I/Q两路混频器提供相位相差90°的正交本振信号，双平衡混频器对输入信号进行下变频后输出两路正交差分中频信号，由序列选择开关SL将信号排序后经多相滤波网络RC-CR移相运算最终实现镜像抑制，最后由源跟随器CD输出直接驱动后级电路。
其中，为了降低I/Q两路信号通路的失配，所述双平衡混频器包括第一镜像电流源，与第一镜像电流源连接并与跨导放大器Gm以接入射频差分信号的跨导输入级，分别均与跨导输入级连接的I支路混频器开关对和Q支路混频器开关对，各两组分别为I/Q两路混频器开关对提供负载和滤波的RC并联电路，以及为跨导输入级提供注入电流的供电晶体管组，其中，I/Q两路混频器开关对分别输入一路本振差分信号，并分别输出一路下变频后的差分正交信号。
具体地，如图5所示，晶体管M1和M2镜像连接构成第一镜像电流源，提供尾电流，晶体管M1和M2共栅接入一偏置电流且共源接地，晶体管M1漏极也接入该偏置电流，晶体管M1漏极与构成跨导输入级的晶体管M3和M4的共源极连接，晶体管M3和M4的栅极均接入射频差分信号（M3为正、M4为负），由此将射频信号转换为电流信号；晶体管M5、M6、M7、M8构成I支路混频器开关对，晶体管M9、M10、M11、M12构成Q支路混频器开关对，其I支路中M5和M6共源极并与M3漏极连接，M7和M8共源极并与M4漏极连接，M5和M8共栅极并输入I支路本振负差分信号，M6和M7共栅极并输入I支路本振正差分信号，M5和M7共漏极输出I支路负差分信号，M6和M8共漏极输出I支路正差分信号，电阻R1和电容C1构成的第一组RC并联电路一端与M5和M7共漏极连接且另一端接入供电VCC，电阻R2和电容C2构成的第二组RC并联电路一端与M6和M8共漏极连接且另一端接入供电VCC，其Q支路中M9和M10共源极并与M3漏极连接，M11和M12共源极并与M4漏极连接，M9和M12共栅极并输入Q支路本振正差分信号，M10和M11共栅极并输入Q支路本振负差分信号，M9和M11共漏极输出Q支路负差分信号，M10和M12共漏极输出Q支路正差分信号，电阻R3和电容C3构成的第三组RC并联电路一端与M9和M11共漏极连接且另一端接入供电VCC，电阻R4和电容C4构成的第四组RC并联电路一端与M10和M12共漏极连接且另一端接入供电VCC；晶体管M13、M14、M15、M16构成供电晶体管组，以提高线性度，其中M13漏极接入供电VCC，源极与M15漏极连接，栅极与M14栅极统一连上，M15源极与M3漏极连接，栅极与M16栅极统一连上，M14漏极接入供电VCC，源极与M16漏极连接，M16源极与M4漏极连接。
射频输入信号：ARFCos(ωRFt+φRF)+ AImgCos(ωImgt+φImg)
I路本振输入信号：ALOSin (ωLOt+φLO)
I路中频输出：-ARFALO Sin(ωIFt+φIF1)+AImgALO/2 Sin(ωIFt+φIF2)(取差频部分)……(1)
Q路本振输入信号：ALOCos(ωLOt+φLO)
Q路中频输出：ARFALO/2 Cos(ωIFt+φIF1)+AImgALO/2 Cos(ωIFt+φIF2)(取差频部分)……(2)
ωRF=ωRF-ωLO=-（ωImg-ωLO）， φIF1=φRF-φLO，φIF2=φImg-φLO
式(1)和式(2)表达式中的1项表达式互为正交信号，相位序列方向为逆时针方向，θ=-π/2，相位序列为正方向序列；(1)和式(2)表达式中的2项表达式互为正交信号，相位序列方向为顺时针时针方向，θ=π/2，相位序列为负方向序列。由此可见，式(1)和式(2)表达式中的镜像信号的相位极性相反，可由多相滤波网络对其实施叠加运算，对有用信号相加，对镜像信号相减从而实现镜像抑制功能。
进一步地，为实现对输出中频信号的排列以便于多相滤波网络对高低本振信号的选择，所述序列选择开关SL包括接收电平控制信号输入并依次串联的两级CMOS反相器，以及四组均与CMOS反相器输出端连接的用于排列双平衡混频器输出信号的互补开关。每组所述互补开关包括由一对共漏共源的晶体管构成的正开关对，以及由一对共漏共源的晶体管构成的负开关对，其中，正开关对的两晶体管栅极分别连接第一级和第二级CMOS反相器，负开关对的两晶体管栅极也分别连接第一级和第二级CMOS反相器且与正开关对的连接方式相反；四个正开关对将分别由其晶体管漏极输入的四路差分正交信号从其晶体管源极输出相位顺时针依次相差π/2的四路多相信号，四个负开关对将分别由其晶体管源极输入的四路差分正交信号从其晶体管漏极输出相位逆时针依次相差π/2的四路多相信号。
具体地，如图6所示，第一级CMOS反相器由共栅输入端的晶体管M17和M18构成，M17源极与M18漏极连接并构成输出端，M17漏极接入供电VCC，M18源极接地；第二级CMOS反相器由共栅输入端的晶体管M19和M20构成，M19源极与M20漏极连接并构成输出端，M19漏极接入供电VCC，M20源极接地；第一级CMOS反相器输入端接入电平控制信号CTR，第一级CMOS反相器输出端与第二级的输入端连接；正开关对由共漏共源的晶体管M21和M22构成，M21栅极与第二级CMOS反相器输出端连接，M22栅极与第一级CMOS反相器输出端连接，负开关对由共漏共源的晶体管M23和M24构成，M23栅极与第一级CMOS反相器输出端连接，M24栅极与第二级CMOS反相器输出端连接。信号由同一互补开关内正开关对的漏极和负开关对的源极输入，并由相应的正开关对源极和负开关对漏极输出，四路输入信号依次与四组互补开关的对应关系正负均为三、四、二、一（该数为互补开关的依次编号），四路输出信号依次的对应关系正时取四、二、三、一（当CTR=1时为正），负时取二、四、一、三（当CTR=0时为负），相应地，四路输出信号在正时呈现顺时针序列，在负时呈现逆时针序列。即当CTR=1时，正开关对开起，输入输出信号对应关系为IN1（0°）→°UT3（0°），IN2（180°）→°UT1（180°），IN3（90°）→°UT2（90°），IN4（270°）→°UT4（270°），在四路输出端对应的相位序列依次为180°、90°、0°、270°，呈现顺时针序列；当CTR=0时，负开关对开起，输入输出信号对应关系为IN1（0°）→°UT4（0°），IN2（180°）→°UT2（180°），IN3（90°）→°UT1（90°），IN4（270°）→°UT3（270°），在四路输出端对应的相位序列依次为90°、180°、270°、0°，呈现逆时针序列。因此，通过对序列开关SL通断状态的控制，可实现对中频信号的两种相反极性排列方式，进而配合多相滤波网络实现高低本振信号的选择。
更进一步地，为最终实现镜像抑制功能，所述多相滤波网络RC-CR包括由相应数量个RC滤波单元构成的四路输入输出的三阶RC多相滤波网络结构，以及在每路输出末端前设置的保护电容。每一个所述RC滤波单元均由相同输入端的电阻R和电容C构成，一个RC滤波单元中的电容C输出端与同一阶内下一个RC滤波单元中的电阻R输出端连接，且尾端RC滤波单元中的电容C输出端与首端RC滤波单元中的电阻R输出端连接；一个RC滤波单元中电阻R输出端与同一路的下一个RC滤波单元输入端连接。
具体地，如图7所示，四路三阶多相滤波网络结构包括编号5-16的12个RC滤波单元和电容C17、C18、C19、C20，电阻R5、R9、R13、电容C17为第一路，电阻R6、R10、R14、电容C18为第二路，电阻R7、R11、R15、电容C19为第三路，电阻R8、R12、R16、电容C20为第四路，电容C5输出端连接于电阻R6和R10之间，C9输出端连接于R10和R14之间，C13输出端连接于R14和C18之间，C6输出端连接于电阻R7和R11之间，C10输出端连接于R11和R15之间，C14输出端连接于R15和C19之间，C7输出端连接于电阻R8和R12之间，C11输出端连接于R12和R16之间，C15输出端连接于R16和C20之间，C8输出端连接于电阻R5和R9之间，C12输出端连接于R9和R13之间，C16输出端连接于R13和C17之间；四路信号分别由编号为5-8的四个RC滤波单元输入端输入，并分别对应由电容C17-C20输出。每一阶多相滤波网络的极点频率由公式f=1/2πRC确定，对每一阶而言频率f=1/2πRC时的顺时针相位序列的信号得以通过，而逆时针相位序列的信号受到抑制。三阶多相滤波网络实现宽频带的镜像抑制功能， 覆盖频率8MHz—16MHz，最大衰减3dB，中心频率12MHz处衰减2dB。
为了提高前后级电路之间的隔离性，所述源跟随器CD包括四路与多相滤波网络RC-CR各输出端对应的源跟随器，每路源跟随器均由晶体管、负载和第二镜像电流源构成，其中晶体管栅极输入信号并连接负载，漏极接入供电VCC，源极输出信号并与第二镜像电流源连接。同时，为I/Q两路信号配置匹配的负载，以为后级电路提供强力驱动。
具体地，如图8所示，晶体管M33分别与M29、M30、M31、M32镜像连接构成第二镜像电流源，其同栅并接入一偏置电流，其源极均接地，M33漏极也接入该偏置电流；晶体管M25栅极输入I支路负差分信号并连接负载R17，漏极接入供电VCC，源极连接M29漏极并输出I支路负差分信号，M26栅极输入I支路正差分信号并连接负载R18，漏极接入供电VCC，源极连接M30漏极并输出I支路正差分信号，M27栅极输入Q支路负差分信号并连接负载R19，漏极接入供电VCC，源极连接M31漏极并输出Q支路负差分信号，M28栅极输入Q支路正差分信号并连接负载R20，漏极接入供电VCC，源极连接M32漏极并输出Q支路正差分信号。
为了实现正交本振差分信号的输出，所述正交本振信号发生器LO包括第三镜像电流源，与第三镜像电流源连接并输入时钟差分信号且输出I/O两路正交本振差分信号的主触发器和从触发器，与主触发器正反馈连接形成的主锁存结构，与从触发器正反馈连接形成的从锁存结构，以及与主触发器连接的I路源极跟随器和与从触发器连接的Q路源极跟随器，其中，I/O两路正交本振差分信号分别由I/O两路源极跟随器输出至两混频器。
主从触发器由一对时钟差分信号触发，当时钟信号CLK为高电平而CLKN为低电平时，主触发器处于锁存阶段，锁存输出前一个周期从触发器状态；从触发器处于采样阶段，将主触发器输出采样并最终输出。当时钟信号CLK为低电平而CLKN为高电平时，主触发器处于采样阶段而从触发器处于触发阶段，通过不断交换工作模式实现除二分频，使得输入时钟信号CLK（CLKN）每切换一个周期，经锁存和采样，触发器输出时钟信号状态改变T/2周期，输出正交本振信号。主要结构如图9所示。
具体地，如图10所示，晶体管N15分别与N1、N2、N17、N19、N21、N23镜像连接构成第三镜像电流源，为整个模块工作提供尾电流；时钟差分信号CLK和CLKN由晶体管N3、N4、N5、N6输入，进行电流切换，N3和N6栅极输入CLKN，N4和N5栅极输入CLK，N3和N4共源极连接N1漏极，N5和N6共源极连接N2漏极；晶体管N7和N8共源极与N3漏极连接，构成主触发器，N7漏极通过负载电阻R21接入供电VCC，N8漏极通过负载电阻R22接入供电VCC；晶体管N9和N10共源极连接N4漏极，构成主锁存结构，N9与N7共漏极并与N10栅极连接，N10与N8共漏极并与N9栅极连接；晶体管N11和N12共源极连接N5漏极，构成从触发器，N11漏极通过负载电阻R23接入供电VCC，N12漏极通过负载电阻R24接入供电VCC，N11栅极与N10漏极连接形成正反馈结构，N12栅极与N9漏极连接形成正反馈结构；晶体管N13和N14共源极连接N6漏极，构成从锁存结构，N13与N11共漏极并与N14栅极连接，同时还连接N8栅极连接形成正反馈结构，N14与N12共漏极并与N13栅极连接，同时还与N7栅极连接形成正反馈结构；晶体管N20和N22分别构成I路源极跟随器提高驱动能力，N20栅极连接N8漏极，漏极接入供电VCC，源极输出I路负差分信号并与N21漏极连接，N22栅极连接N7漏极，漏极接入供电VCC，源极输出I路正差分信号并与N22漏极连接；晶体管N16和N18分别构成Q路源极跟随器提高驱动能力，N16栅极连接N11漏极，漏极接入供电VCC，源极输出Q路负差分信号并连接N17漏极，N18栅极连接N12漏极，漏极接入供电VCC，源极输出Q路正差分信号并连接N19漏极。
本实用新型将镜像抑制混频器的子电路都集成在芯片内部，无需有关镜像抑制的外围器件，集成度高，电路结构简单，占用面积小，功耗低，可实现高镜像抑制度。适用于射频输入2.45GHz—2.55GHz、中频输出8MHz—16MHz频率范围的射频接收机，特别适合北斗导航射频接收机，增益大于8dB， OP1dB大于4dBm，镜像抑制大于35dB。
使用时，频率范围在2450MHz—2550MHz内的射频信号首先进入跨导放大器进行放大，再进入到两个混频器中进行下变频混频，放大11dB后输出两路正交的差分中频信号，频率范围8MHz—16MHz，再进入序列选择开关排列为相位依次相差90°的信号序列，然后进入多相滤波网络进行叠加以抵消镜像信号，由源跟随器输出。
上述实施例仅为本实用新型的优选实施例，并非对本实用新型保护范围的限制，但凡采用本实用新型的设计原理，以及在此基础上进行非创造性劳动而作出的变化，均应属于本实用新型的保护范围之内。
Claims (8)
1.一种镜像抑制混频器，其特征在于，包括集成封装的跨导放大器Gm、混频器Mixer1、混频器Mixer2、序列选择开关SL、多相滤波网络RC-CR、源跟随器CD和正交本振信号发生器LO，其中，所述混频器Mixer1和混频器Mixer2并联构成I/Q两路混频器共用跨导输入级的双平衡混频器，所述跨导放大器Gm、双平衡混频器、序列选择开关SL、多相滤波网络RC-CR、源跟随器CD依次连接，所述正交本振信号发生器LO为I/Q两路混频器提供相位相差90°的正交本振信号；所述跨导放大器Gm将射频信号分I/Q两路提供给两混频器，由源跟随器CD输出下变频后的中频信号。
2.根据权利要求1所述的一种镜像抑制混频器，其特征在于，所述双平衡混频器包括第一镜像电流源，与第一镜像电流源连接并与跨导放大器Gm以接入射频差分信号的跨导输入级，分别均与跨导输入级连接的I支路混频器开关对和Q支路混频器开关对，各两组分别为I/Q两路混频器开关对提供负载和滤波的RC并联电路，以及为跨导输入级提供注入电流的供电晶体管组，其中，I/Q两路混频器开关对分别输入一路本振差分信号，并分别输出一路下变频后的差分正交信号。
3.根据权利要求2所述的一种镜像抑制混频器，其特征在于，所述序列选择开关SL包括接收电平控制信号输入并依次串联的两级CMOS反相器，以及四组均与CMOS反相器输出端连接的用于排列双平衡混频器输出信号的互补开关。
4.根据权利要求3所述的一种镜像抑制混频器，其特征在于，所述互补开关包括由一对共漏共源的晶体管构成的正开关对，以及由一对共漏共源的晶体管构成的负开关对，其中，正开关对的两晶体管栅极分别连接第一级和第二级CMOS反相器，负开关对的两晶体管栅极也分别连接第一级和第二级CMOS反相器且与正开关对的连接方式相反；四个正开关对将分别由其晶体管漏极输入的四路差分正交信号从其晶体管源极输出相位顺时针依次相差π/2的四路多相信号，四个负开关对将分别由其晶体管源极输入的四路差分正交信号从其晶体管漏极输出相位逆时针依次相差π/2的四路多相信号。
5.根据权利要求4所述的一种镜像抑制混频器，其特征在于，所述多相滤波网络RC-CR包括由相应数量个RC滤波单元构成的四路输入输出的三阶RC多相滤波网络结构，以及在每路输出末端前设置的保护电容。
6.根据权利要求5所述的一种镜像抑制混频器，其特征在于，每一个所述RC滤波单元均由相同输入端的电阻R和电容C构成，一个RC滤波单元中的电容C输出端与同一阶内下一个RC滤波单元中的电阻R输出端连接，且尾端RC滤波单元中的电容C输出端与首端RC滤波单元中的电阻R输出端连接；一个RC滤波单元中电阻R输出端与同一路的下一个RC滤波单元输入端连接。
7.根据权利要求6所述的一种镜像抑制混频器，其特征在于，所述源跟随器CD包括四路与多相滤波网络RC-CR各输出端对应的源跟随器，每路源跟随器均由晶体管、负载和第二镜像电流源构成，其中晶体管栅极输入信号并连接负载，漏极接入供电VCC，源极输出信号并与第二镜像电流源连接。
8.根据权利要求7所述的一种镜像抑制混频器，其特征在于，所述正交本振信号发生器LO包括第三镜像电流源，与第三镜像电流源连接并输入时钟差分信号且输出I/O两路正交本振差分信号的主触发器和从触发器，与主触发器正反馈连接形成的主锁存结构，与从触发器正反馈连接形成的从锁存结构，以及与主触发器连接的I路源极跟随器和与从触发器连接的Q路源极跟随器，其中，I/O两路正交本振差分信号分别由I/O两路源极跟随器输出至两混频器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520174595.2U CN204425278U (zh) | 2015-03-26 | 2015-03-26 | 一种镜像抑制混频器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520174595.2U CN204425278U (zh) | 2015-03-26 | 2015-03-26 | 一种镜像抑制混频器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204425278U true CN204425278U (zh) | 2015-06-24 |
Family
ID=53475606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201520174595.2U Active CN204425278U (zh) | 2015-03-26 | 2015-03-26 | 一种镜像抑制混频器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204425278U (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105242090A (zh) * | 2015-10-27 | 2016-01-13 | 中国电子科技集团公司第四十一研究所 | 一种超外差信号接收分析仪器零频抑制电路及方法 |
| CN108832946A (zh) * | 2018-07-17 | 2018-11-16 | 深圳骏通微集成电路设计有限公司 | 一种射频接收电路和射频接收机 |
| CN109150113A (zh) * | 2018-08-23 | 2019-01-04 | 西安邮电大学 | 一种射频信号收发机芯片中的镜像抑制混频器 |
| CN109361361A (zh) * | 2018-12-07 | 2019-02-19 | 中国电子科技集团公司第五十四研究所 | 一种超宽带高线性度上变频电路 |
| CN110445468A (zh) * | 2019-08-14 | 2019-11-12 | 厦门科塔电子有限公司 | 一种双平衡有源混频器 |
| CN113437941A (zh) * | 2021-06-11 | 2021-09-24 | 电子科技大学 | 一种高边带抑制的高线性度单边带混频器 |
| CN114268329A (zh) * | 2021-12-14 | 2022-04-01 | 天津大学 | 一种双频高线性度解调器 |
-
2015
- 2015-03-26 CN CN201520174595.2U patent/CN204425278U/zh active Active
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105242090A (zh) * | 2015-10-27 | 2016-01-13 | 中国电子科技集团公司第四十一研究所 | 一种超外差信号接收分析仪器零频抑制电路及方法 |
| CN108832946A (zh) * | 2018-07-17 | 2018-11-16 | 深圳骏通微集成电路设计有限公司 | 一种射频接收电路和射频接收机 |
| CN109150113A (zh) * | 2018-08-23 | 2019-01-04 | 西安邮电大学 | 一种射频信号收发机芯片中的镜像抑制混频器 |
| CN109361361A (zh) * | 2018-12-07 | 2019-02-19 | 中国电子科技集团公司第五十四研究所 | 一种超宽带高线性度上变频电路 |
| CN109361361B (zh) * | 2018-12-07 | 2023-12-22 | 中国电子科技集团公司第五十四研究所 | 一种超宽带高线性度上变频电路 |
| CN110445468A (zh) * | 2019-08-14 | 2019-11-12 | 厦门科塔电子有限公司 | 一种双平衡有源混频器 |
| CN113437941A (zh) * | 2021-06-11 | 2021-09-24 | 电子科技大学 | 一种高边带抑制的高线性度单边带混频器 |
| CN113437941B (zh) * | 2021-06-11 | 2022-10-14 | 电子科技大学 | 一种高边带抑制的高线性度单边带混频器 |
| CN114268329A (zh) * | 2021-12-14 | 2022-04-01 | 天津大学 | 一种双频高线性度解调器 |
| CN114268329B (zh) * | 2021-12-14 | 2023-09-19 | 天津大学 | 一种双频高线性度解调器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN204425278U (zh) | 一种镜像抑制混频器 | |
| CN106487402B (zh) | 综合片上射频接口的低功耗射频接收前端 | |
| JP5154645B2 (ja) | パッシブミキサとパッシブミキサを用いた高ｑｒｆフィルタ | |
| CN111384902B (zh) | 一种阻抗匹配频率可调的宽带接收机电路 | |
| CN103384149A (zh) | 信号处理电路 | |
| CN104242823B (zh) | 混频开关电路及混频器 | |
| CN103986419B (zh) | 一种短波宽带双平衡混频器 | |
| CN112491364B (zh) | 一种毫米波cmos正交混频器电路 | |
| CN101232293A (zh) | 电流模式射频接收机前端 | |
| CN111865221A (zh) | 一种硅基毫米波接收前端电路 | |
| CN103281071B (zh) | 锁存器及包括该锁存器的分频器电路 | |
| CN104779917A (zh) | 一种基于集成电感噪声相消技术的接收机前端电路 | |
| US7672658B2 (en) | Frequency-converting circuit and down converter with the same | |
| CN110120786B (zh) | 混频器及无线通信装置 | |
| CN107896093B (zh) | 一种低噪声低功耗高增益混频器 | |
| CN114759879B (zh) | 一种基于push-push的二三倍频器 | |
| TWI806749B (zh) | 差分式毫米波通訊架構及電子設備 | |
| CN111313892A (zh) | 一种宽锁定范围的可切换双核注入锁定分频器 | |
| CN103187928A (zh) | 一种能够改善低频闪烁噪声、高增益特性的方法及有源混频器 | |
| CN203632620U (zh) | 一种带双反馈结构的宽带混频器 | |
| CN102394567A (zh) | 一种开关负载谐波抑制混频器 | |
| CN206353775U (zh) | 一种低功耗低成本高线性的电压模式无源混频器 | |
| CN112019192A (zh) | 一种基于变压器的高阶耦合正交信号产生电路及其应用 | |
| CN201430585Y (zh) | 双正交Hartley镜像抑制接收机 | |
| CN113437941B (zh) | 一种高边带抑制的高线性度单边带混频器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: High tech Zone Gaopeng road in Chengdu city of Sichuan province 610000 No. 12 No. 1 A404 Patentee after: Chengdu Xingyuan spin polar Information Technology Co. Ltd. Address before: High tech Zone Gaopeng road in Chengdu city of Sichuan province 610000 No. 12 No. 1 A404 Patentee before: Chengdu Ai Jielong Information Technology Co., Ltd |