CN204045595U - 一种半导体结构 - Google Patents
一种半导体结构 Download PDFInfo
- Publication number
- CN204045595U CN204045595U CN201420512511.7U CN201420512511U CN204045595U CN 204045595 U CN204045595 U CN 204045595U CN 201420512511 U CN201420512511 U CN 201420512511U CN 204045595 U CN204045595 U CN 204045595U
- Authority
- CN
- China
- Prior art keywords
- semiconductor structure
- layer
- ion
- coating
- titanium nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Abstract
本实用新型提供一种半导体结构，所述半导体结构包括离子掺杂层、氧化物层、多晶硅层和氮化钛层。所述半导体结构在所述设有离子掺杂区域的离子掺杂层上形成一层氮化钛保护层，在使用X射线等高能量射线对所述半导体结构进行测试时，可以保护所述离子掺杂区域内的掺杂离子不受所述X射线等高能量射线的破坏，使得所述掺杂离子的离子掺杂层的性能比较稳定；在所述离子掺杂层上设有氧化物层和多晶硅层，可以使得所述离子掺杂区域内的离子掺杂更加均匀。
Description
技术领域
本实用新型涉及一种半导体工艺技术领域，特别是涉及一种半导体结构。
背景技术
在半导体工艺技术中，X射线被广泛应用于对半导体结构的一系列测试之中。但当使用X射线对表面进行离子掺杂的半导体结构进行测试时，由于X射线具有较高的能量，会对所述半导体结构表面掺杂离子的浓度及掺杂均匀性产生明显的影响。请参阅图1至图2，其中，图1为离子掺杂层进行X射线测量前的示意图，图2为离子掺杂层进行X射线检测后的示意图。由图1可知，所述离子掺杂层10包括离子掺杂区域101，所述离子掺杂区域101内掺杂有离子，在进行X射线测量前，所述离子掺杂区域101内的掺杂离子11有规律地均匀地分布。由图2可知，在进行X射线测量后，在高能量X射线的照射作用力下，X射线照射区域内的所述掺杂离子11的分布被完全打乱，成无序排列状态，所述离子掺杂区域101内的掺杂离子11的浓度发生了明显变化，所述掺杂离子11的均匀性变得非常差。
对于线上生产过程中的表面进行离子掺杂的产品半导体结构，表面的掺杂离子受到X射线的损伤以后，对其后续的产品性能的测量会产生不良的影响，使得测量的结果并不能真实反映产品的性能。而对于线上生产过程中的产品半导体结构，又无法直接对其离子掺杂情况进行测量，只能通过对监控半导体结构离子掺杂情况的测量来间接地反应所述产品半导体结构的离子掺杂情况。不过，在使用所述监控半导体结构进行离子掺杂情况测量时，所得到的工艺能量指数监控图(capability of process index，Cpk)中的数据比较混乱，当所测量的数据超出设定的标准时，需要花费比较长的时间进行检查和重新建立新的标准半导体结构，不利于对所述Cpk的复查(review)。
鉴于此，有必要设计一种新的半导体结构用以解决上述技术问题。
实用新型内容
鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种半导体结构，用于解决现有技术中由于半导体结构中的离子掺杂层上表面没有设置保护层，在对所述半导体结构使用X射线进行相关检测时，高能量的X射线会对所述离子掺杂层中掺杂离子的浓度以及掺杂的均匀性产生影响的问题。
为实现上述目的及其他相关目的，本实用新型提供一种半导体结构，所述半导体结构包括离子掺杂层，所述离子掺杂层包括离子掺杂区域，所述离子掺杂区域内注入有掺杂离子，其特征在于，所述离子掺杂区域上设有氮化钛层。
作为本实用新型的半导体结构的一种优选方案，所述离子掺杂层为硅基层。
作为本实用新型的半导体结构的一种优选方案，所述离子掺杂区域内的掺杂离子为磷离子。
作为本实用新型的半导体结构的一种优选方案，所述氮化钛层的厚度为40埃～60埃。
作为本实用新型的半导体结构的一种优选方案，所述氮化钛层的厚度为50埃。
作为本实用新型的半导体结构的一种优选方案，所述离子掺杂层与所述氮化钛层之间设有氧化物层和多晶硅层，所述氧化物层位于所述离子掺杂层中离子掺杂区域的上表面，所述多晶硅层位于所述氧化物层的上表面，所述氮化钛层位于所述多晶硅层的上表面。
作为本实用新型的半导体结构的一种优选方案，所述氧化物层的厚度为100埃～200埃，所述多晶硅层的厚度为40埃～60埃。
作为本实用新型的半导体结构的一种优选方案，所述氧化物层的厚度为150埃，所述多晶硅层的厚度为50埃。
作为本实用新型的半导体结构的一种优选方案，所述氧化物层为化学气相沉积法制得的氧化物层，所述多晶硅层为化学气相沉积法制得的多晶硅层，所述氮化钛层为化学气相沉积法制得的氮化钛层。
作为本实用新型的半导体结构的一种优选方案，所述半导体结构为经过退火处理的半导体结构。
如上所述，本实用新型的半导体结构，具有以下有益效果：所述半导体结构在设有离子掺杂区域的离子掺杂层上形成一层氮化钛保护层，在使用X射线等高能量射线对所述半导体结构进行测试时，可以保护所述离子掺杂区域内的掺杂离子不受所述X射线等高能量射线的破坏，使得所述掺杂离子的离子掺杂层的性能比较稳定；在所述离子掺杂层上设有氧化物层和多晶硅层，可以使得所述离子掺杂区域内的离子掺杂更加均匀。
附图说明
图1显示为现有技术中离子掺杂层进行X射线测量前的结构示意图。
图2显示为现有技术中离子掺杂层进行X射线测量后的结构示意图。
图3显示为本实用新型的半导体结构的结构示意图。
图4～图7显示为本实用新型的半导体结构的制备方法在各步骤中的结构示意图。
元件标号说明
10 离子掺杂层
101 离子掺杂区域
11 掺杂离子
20 离子掺杂层
201 离子掺杂区域
21 掺杂离子
22 氧化物层
23 多晶硅层
24 氮化钛层
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。
请参阅图3至图7。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本实用新型可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本实用新型可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本实用新型可实施的范畴。
请参阅图3，本实用新型提供一种半导体结构，所述半导体结构包括离子掺杂层20、氧化物层22、多晶硅层23和氮化钛层24；所述离子掺杂层20包括离子掺杂区域201；所述离子掺杂层20材料可以为硅、锗化硅、绝缘体上硅(silicon oninsulator，SOI)、绝缘体上锗化硅(silicon germanium on insulator，SGOI)或绝缘体上锗(germanium on insulator，GOI)。优选地，本实施例中，所述离子掺杂层20的材料为硅，所述离子掺杂层20为硅基层。，所述离子掺杂区域201内掺杂有掺杂离子21，所述掺杂离子21可以为现有半导体工艺中所使用的所有掺杂离子中的一种，优选的，本实施例中，所述掺杂离子21为磷离子。所述氧化物层22位于所述离子掺杂区域201的上表面，所述多晶硅层23位于所述氧化物层22的上表面，所述氮化钛层24位于所述多晶硅层23的上表面。
具体的，所述氧化物层22的厚度为100埃～200埃，所述多晶硅层23的厚度为40埃～60埃，所述氮化钛层24的厚度为40埃～60埃。优选地，本实施例中，所述氧化物层22的厚度为150埃，所述多晶硅层23的厚度为50埃，所述氮化钛层24的厚度为50埃。
具体的，所述氧化物层22为化学气相沉积法制得的氧化物层22，所述多晶硅层23为化学气相沉积法制得的多晶硅层23，所述氮化钛层24为化学气相沉积法制得的氮化钛层24。
具体的，所述半导体结构为经过退火处理的半导体结构。
所述半导体结构在所述离子掺杂层20的掺杂区域201上形成一层氮化钛层24作为保护层，在使用X射线等高能量射线对所述半导体结构进行测试时，可以保护所述离子掺杂区域201内的掺杂离子21不受所述X射线等高能量射线的破坏，使得所述掺杂离子21的离子掺杂层20的性能比较稳定。
请参阅图4至图7，所述半导体结构的制备方法为：首先，请参阅图4，提供一离子掺杂层20，所述离子掺杂层20包括一离子掺杂区域201，在所述离子掺杂区域201上形成一层氧化物层22；其次，请参阅图5，在所述氧化物层22上形成一层多晶硅层23；第三，请参阅图6，对所述离子掺杂区域201进行离子掺杂；最后，请参阅图7，在所述多晶硅层23上形成一层氮化钛层24。
具体的，形成所述氧化物层22、多晶硅层23和氮化钛层24的方法可以为现有半导体技术中所使用的所有方法中的任意一种。优选地，本实施例中，均采用化学气相沉积法形成所述氧化物层22、多晶硅层23和氮化钛层24。
需要说明的，在对所述离子掺杂层20中的离子掺杂区域201进行离子掺杂以后，需要对所述半导体结构进行退火处理，以使得所述离子掺杂区域201内的离子掺杂更加稳定和均匀。
首先在所述离子掺杂区域201上形成所述氧化物层22和所述多晶硅层23以后，在对所述离子掺杂区域201进行离子掺杂，可以使得所述离子掺杂区域201内的离子掺杂更加均匀。
综上所述，本实用新型提供一种半导体结构，所述半导体结构在设有离子掺杂区域的离子掺杂层上形成一层氮化钛保护层，在使用X射线等高能量射线对所述半导体结构进行测试时，可以保护所述离子掺杂区域内的掺杂离子不受所述X射线等高能量射线的破坏，使得所述掺杂离子的离子掺杂层的性能比较稳定；在所述离子掺杂层上设有氧化物层和多晶硅层，可以使得所述离子掺杂区域内的离子掺杂更加均匀。
上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。
Claims (10)
1.一种半导体结构，所述半导体结构包括离子掺杂层，所述离子掺杂层包括离子掺杂区域，所述离子掺杂区域内注入有掺杂离子，其特征在于，所述离子掺杂区域上设有氮化钛层。
2.根据权利要求1所述的半导体结构，其特征在于：所述离子掺杂层为硅基层。
3.根据权利要求1所述的半导体结构，其特征在于：所述离子掺杂区域内的掺杂离子为磷离子。
4.根据权利要求1所述的半导体结构，其特征在于：所述氮化钛层的厚度为40埃～60埃。
5.根据权利要求4所述的半导体结构，其特征在于：所述氮化钛层的厚度为50埃。
6.根据权利要求1至5任一项中所述的半导体结构，其特征在于：所述离子掺杂层与所述氮化钛层之间设有氧化物层和多晶硅层，所述氧化物层位于所述离子掺杂层中离子掺杂区域的上表面，所述多晶硅层位于所述氧化物层的上表面，所述氮化钛层位于所述多晶硅层的上表面。
7.根据权利要求6所述的半导体结构，其特征在于：所述氧化物层的厚度为100埃～200埃，所述多晶硅层的厚度为40埃～60埃。
8.根据权利要求7所述的半导体结构，其特征在于：所述氧化物层的厚度为150埃，所述多晶硅层的厚度为50埃。
9.根据权利要求8所述的半导体结构，其特征在于：所述氧化物层为化学气相沉积法制得的氧化物层，所述多晶硅层为化学气相沉积法制得的多晶硅层，所述氮化钛层为化学气相沉积法制得的氮化钛层。
10.根据权利要求9所述的半导体结构，其特征在于：所述半导体结构为经过退火处理的半导体结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420512511.7U CN204045595U (zh) | 2014-09-05 | 2014-09-05 | 一种半导体结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420512511.7U CN204045595U (zh) | 2014-09-05 | 2014-09-05 | 一种半导体结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204045595U true CN204045595U (zh) | 2014-12-24 |
Family
ID=52246232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420512511.7U Expired - Fee Related CN204045595U (zh) | 2014-09-05 | 2014-09-05 | 一种半导体结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204045595U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108538738A (zh) * | 2017-03-06 | 2018-09-14 | 中芯国际集成电路制造(上海)有限公司 | 用于检测氮浓度的结构及方法 |
-
2014
- 2014-09-05 CN CN201420512511.7U patent/CN204045595U/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108538738A (zh) * | 2017-03-06 | 2018-09-14 | 中芯国际集成电路制造(上海)有限公司 | 用于检测氮浓度的结构及方法 |
| CN108538738B (zh) * | 2017-03-06 | 2020-08-28 | 中芯国际集成电路制造(上海)有限公司 | 用于检测氮浓度的结构及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lehtinen et al. | Molecular dynamics simulations of shallow nitrogen and silicon implantation into diamond | |
| Dalal | Simulation of irradiated detectors | |
| CN204045595U (zh) | 一种半导体结构 | |
| CN105518441A (zh) | 用于定位铸块中的晶片的方法 | |
| CN104985522B (zh) | 一种表面形貌仿真的方法及系统 | |
| CN104573187A (zh) | 基于单粒子效应的仿真方法和仿真装置 | |
| Yoo et al. | Ultra-Thin SiO2/Si Interface Quality In-Line Monitoring Using Multiwavelength Room Temperature Photoluminescence and Raman Spectroscopy | |
| CN103941171B (zh) | 半导体测试结构及测试方法 | |
| Koyama et al. | Radiation stability of an InGaZnO thin-film transistor in heavy ion radiotherapy | |
| US11094600B2 (en) | Method of predicting warpage of silicon wafer and method of producing silicon wafer | |
| CN106328581B (zh) | 晶圆键合方法以及晶圆键合结构 | |
| Peng et al. | Variation of hardness and modulus of sodium borosilicate glass irradiated with different ions | |
| CN103308365A (zh) | Tem样品的制备方法 | |
| CN105097584A (zh) | 一种离子注入剂量的检测方法 | |
| CN104766808B (zh) | 晶圆缺陷密度获得方法、测试方法及半导体装置形成方法 | |
| CN102522352B (zh) | 离子束稳定性的检测装置及检测方法 | |
| WO2014077936A2 (en) | Compensation for a charge in a silicon substrate | |
| CN103868952B (zh) | 离子注入层载流子浓度测试方法 | |
| CN105810613A (zh) | 高电流注入机台监控方法 | |
| CN203650250U (zh) | 终点探测装置和化学机械研磨装置 | |
| Forneris et al. | Measurement and modelling of anomalous polarity pulses in a multi-electrode diamond detector | |
| CN102254821A (zh) | 基于soi材料的mos电容器及其制作方法 | |
| Shamir et al. | Potential barrier height at the grain boundaries of a poly-silicon nanowire | |
| Edwardson et al. | Positron annihilation studies of fluorine-vacancy complexes in phosphorus-and fluorine-implanted germanium | |
| CN106569036B (zh) | 离子辐照试样辐照损伤区域的电阻率和电导率的测试方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20141224 Termination date: 20190905 |